| dbo:abstract
|
- Joint Test Action Group je standard definovaný normou , tzv. (TAP). Jedná se o architekturu pro testování plošných spojů, programování FLASH pamětí apod. (cs)
- JTAG és un acrònim de Joint Test Action Group, una associació de la indústria de l'electrònica que es va formar el 1985 per desenvolupar un mètode de verificació i prova per dissenys electrònics. JTAG també és el nom comú utilitzat per a la norma IEEE 1149.1 titulada Standard Test Access Port and Boundary-Scan Architecture per a proves d'accés a ports utilitzada per a testejar PCBs utilitzant escaneig de límits. Aquest mètode permet verificar i provar dissenys de xips i plaques de circuit imprès un cop ja s'han fabricat. JTAG es va estandarditzar l'any 1990. L'Institute of Electrical and Electronics Engineers va condensar els resultats d'aquests esforços a l'estàndard IEEE 1149.1-1990, titulat Standard Test Access Port and Boundary-Scan Architecture. El 1994 es va agregar un suplement que conté una descripció del boundary scan description language (BSDL). Des de llavors, aquesta norma va ser adoptada per les companyies electròniques de tot el món. Actualment, Boundary scan i JTAG són sinònims. Dissenyat originalment per a circuits impresos, actualment és utilitzat per a la prova de submòduls de circuits integrats, i és molt útil també com a mecanisme per a depuració d'aplicacions encastades, ja que proveeix una porta posterior cap a dins del sistema. Quan s'utilitza com a eina de depuració, un emulador en circuit que usa JTAG com a mecanisme de transport permet al programador accedir al mòdul de depuració que es troba integrat dins de la CPU. El mòdul de depuració permet al programador corregir els seus errors de codi i lògica dels seus sistemes. JTAG implementa estàndards per al monitoratge de l'estat intern dels chips en el disseny electrònic automatitzat (EDA) com a eina complementària a la simulació digital. Especifica la utilització d'un port dedicat de depuració, implementant una interfície de comunicacions sèrie que permet accés amb poca sobrecàrrega i sense requerir d'accés als bussos d'adreces i dades. La interfície connecta amb dispositius tipus "Test Access Port" . L'estàndard JTAG ha estat estès pels diferents fabricants de dispositius electrònics amb variants específiques de cadascun per oferir característiques úniques de cada fabricant. (ca)
- Joint Test Action Group (kurz JTAG) ist ein häufig verwendetes Synonym für den IEEE-Standard 1149.1, der eine Methodik für das Testen und Debuggen integrierter Schaltungen, also Hardware auf Leiterplatten, beschreibt. Das prominenteste und gleichzeitig zuerst in der JTAG-Arbeitsgruppe implementierte Verfahren ist der Boundary Scan Test nach IEEE 1149.1. Durch Hinzufügen weiterer Verfahren (1149.1–1149.8) sind die Begriffe nicht mehr synonym, während die Beschreibungssprache von der IEEE-Arbeitsgruppe mit Boundary Scan Description Language den ursprünglichen Namen beibehielt. Zweck des Verfahrens ist es, integrierte Schaltungen (ICs) auf Funktion zu testen, während sie sich bereits in ihrer Arbeitsumgebung befinden, beispielsweise verlötet auf einer Platine. Dazu besitzt ein JTAG-fähiges Gerät IC Komponenten, die im Normalbetrieb vollkommen abgetrennt sind und somit die Funktion des Bauteils nicht stören. Erst durch Aktivierung der JTAG-Funktion an einem bestimmten Pin, dem Test Mode Select Input, kann mit Hilfe dieser zusätzlichen Komponenten das Hardwaresystem beeinflusst und dadurch kontrolliert werden. Die Schnittstelle von JTAG zur Außenwelt ist als Schieberegister implementiert. (de)
- JTAG (named after the Joint Test Action Group which codified it) is an industry standard for verifying designs and testing printed circuit boards after manufacture. JTAG implements standards for on-chip instrumentation in electronic design automation (EDA) as a complementary tool to digital simulation. It specifies the use of a dedicated debug port implementing a serial communications interface for low-overhead access without requiring direct external access to the system address and data buses. The interface connects to an on-chip Test Access Port (TAP) that implements a stateful protocol to access a set of test registers that present chip logic levels and device capabilities of various parts. The Joint Test Action Group formed in 1985 to develop a method of verifying designs and testing printed circuit boards after manufacture. In 1990 the Institute of Electrical and Electronics Engineers codified the results of the effort in IEEE Standard 1149.1-1990, entitled Standard Test Access Port and Boundary-Scan Architecture. The JTAG standards have been extended by many semiconductor chip manufacturers with specialized variants to provide vendor-specific features. (en)
- En electrónica, JTAG, acrónimo de Joint Test Action Group, es el nombre común utilizado para la norma IEEE 1149.1 titulada Standard Test Access Port and Boundary-Scan Architecture para utilizada para comprobar PCBs utilizando escaneo de límites. JTAG se estandarizó en 1990 como la norma IEEE 1149.1-1990. En 1994 se agregó un suplemento que contiene una descripción del (BSDL). Desde entonces, esta norma fue adoptada por las compañías electrónicas de todo el mundo. Actualmente, Boundary-scan y JTAG son sinónimos. Diseñado originalmente para circuitos impresos, actualmente es utilizado para la prueba de submódulos de circuitos integrados, y es muy útil también como mecanismo para depuración de aplicaciones embebidas, puesto que provee una puerta trasera para acceder al sistema. Cuando se utiliza como herramienta de depuración, un emulador en circuito que usa JTAG como mecanismo de transporte permite al programador acceder al módulo de depuración que se encuentra integrado en la CPU. El módulo de depuración permite al programador corregir errores de código y de lógica en sus sistemas. (es)
- Le JTAG (pour Joint Test Action Group) est le nom de la norme IEEE 1149.1 intitulée « Standard Test Access Port and Boundary-Scan Architecture », qui été normalisée en 1990. Le terme JTAG, désignant le groupe de travail qui a conçu la norme, est abusivement (mais très largement) utilisé au lieu du terme générique Boundary Scan, ou du sigle TAP (Test Access Port, port d'accès de test). (fr)
- JTAG(Joint Test Action Group)은 디지털 회로에서 특정 노드의 디지털 입출력을 위해 직렬 통신 방식으로 출력 데이터를 전송하거나 입력데이터를 수신하는 방식을 말한다. JTAG('제이택'으로 발음)은 IEEE 1149.1에 표준으로 정해져 있다. 보통 디지털 회로의 칩 외부와 연결되는 핀의 입출력회로에 적용하여 활용한다. 회로 설계에 따라 디지털 회로의 내부로 전송하거나 핀의 외부로 데이터를 출력할 수도 있고 상태를 읽을 수도 있다. JTAG을 통해 데이터를 동기식 직렬 통신 전송하는 방식은 boundary scan을 통해 구현한다. 임베디드 시스템 개발 시에 사용하는 디버깅 장비가 대표적인 활용 예이다. 임베디드 시스템을 개발하기 위해 통합한 회로로 사용되며, CPU의 기계어 코드를 실행하지 않고 MCU 내부의 플래시 메모리나 임베디드 장치에서 CPU의 외부 플래시 메모리에 코드를 쓰거나 읽을 수 있다. 또한 디버거가 CPU 동작과 연동하여 특정 기계어 코드 위치에서 멈추고 상태를 읽어 내부의 상태를 알 수 있다. (ko)
- De Joint Test Action Group of JTAG is in de jaren 1980 opgestart om het probleem van het testen van de almaar dichter op elkaar gepakte elektronicaborden en -chips aan te pakken. (nl)
- JTAG, acronimo di Joint Test Action Group, è un consorzio di 200 imprese produttrici di circuiti integrati e circuiti stampati allo scopo di definire un protocollo standard per il di questi dispositivi, che tendono ad essere sempre più complessi e difficili da controllare, fino a rendere impraticabili i tradizionali metodi manuali o automatici e ad aumentare in modo non competitivo il “Time to market”. Consapevoli di queste esigenze, le grandi industrie hanno scelto una strada che permette un collaudo razionale della scheda su cui viene installato sacrificando in piccola parte le risorse disponibili nel circuito integrato. Oltre a questo vi è la possibilità di avere delle funzionalità aggiuntive (rivolgendo il controllo dai piedini verso l'interno del componente) quali la facile programmazione di memorie, microcontrollori e altri dispositivi programmabili con un'unica operazione, la possibilità di debug del firmware e la possibilità di attivare dei test automatici (detti BIST, Built-in self-test) inseriti stabilmente nei componenti elettronici per verificare la loro funzionalità in modo parziale o totale. (it)
- JTAG（ジェイタグ、英語: Joint Test Action Group）は、集積回路や基板の検査、デバッグなどに使える、やテストアクセスポートの標準 IEEE 1149.1 の通称である。本来はこの検査方式を定めた業界団体（Joint European Test Action Group）の名称の略。当初JETAGであったがEuropeanが抜けJTAGとなった。 (ja)
- JTAG (ang. Joint Test Action Group) to nazwa standardu IEEE 1149.1 definiującego protokół używany do testowania połączeń na płytkach drukowanych, stosowany także do uruchamiania i programowania i systemów mikroprocesorowych. Żeby można było wykorzystywać JTAG do wymienionych celów, układy scalone umieszczone w testowanym systemie muszą posiadać wewnątrz warstwę sprzętową tego interfejsu. Głównym elementem tego interfejsu jest kontroler TAP oparty na maszynie stanów dedykowanej debugowaniu i niezależnej od podstawowych zadań mikrokontrolera zawierającego wbudowany JTAG. Jednym z najważniejszych założeń standardu JTAG jest możliwość programowania układu w gotowym urządzeniu, bez konieczności odłączania (ang. In-System Programming, w skrócie ISP). Linie sygnałowe interfejsu JTAG, to: 1.
* TDI (ang. Test Data In) – Wejście danych, 2.
* TDO (ang. Test Data Out) – Wyjście danych, 3.
* TCK (ang. Test Clock) – Wejście sygnału zegarowego, 4.
* TMS (ang. Test Mode Select) – Wybór trybu pracy, 5.
* TRST (ang. Test Reset) – Zerowanie (opcjonalne). JTAG działa na zasadzie automatu 16-stanowego o alfabecie wejściowym TMS=0/TMS=1. Reset procesu programowania odbywa się na dwa sposoby: 1.
* poprzez opcjonalne wejście TRST, 2.
* po ustawieniu TMS=1 na 5 cykli zegara. Możliwe jest programowanie kilku układów jednocześnie – wówczas tworzy się tzw. łańcuch urządzeń połączonych szeregowo. Na poniższym schemacie zaprezentowany został sposób łączenia kolejnych układów: (pl)
- Joint Test Action Group (JTAG) är ett sätt att koppla in sig till mikrochip och exekvera eller ladda mjukvara i processorer, CPLD:er och FPGA:er. Senare standardiserat som IEEE 1149.1. JTAG är också en teknik att söka av mönsterkort med elektronik efter fel med Boundary Scan. Man kan hitta kortslutningar eller felaktiga kretskortsdragningar och saknade komponenter. I produktion kan man se om motstånd är monterade och om dioder är rättvända. Man kan ladda flashminnen, CPLD:er, FPGA:er och processorer med mjukvara. Det går att läsa av IC-namn och version, så rätt komponenter är monterade. Man kopplar in sig via de integrerade kretsarnas JTAG-slinga elektriskt, så designen måste vara förberedd för Boundary Scan. Närbesläktade tekniker är In Circuit Testing (ICT) och Flying Probe. (sv)
- JTAG (сокращение от англ. Joint Test Action Group; произносится «джей-тáг») — название рабочей группы по разработке стандарта IEEE 1149. Позднее это сокращение стало прочно ассоциироваться с разработанным этой группой специализированным аппаратным интерфейсом на базе стандарта IEEE 1149.1. Официальное название стандарта Standard Test Access Port and Boundary-Scan Architecture. Интерфейс предназначен для подключения сложных цифровых микросхем или устройств уровня печатной платы к стандартной аппаратуре тестирования и отладки. На текущий момент интерфейс стал промышленным стандартом. Практически все сколько-нибудь сложные цифровые микросхемы оснащаются этим интерфейсом для:
* выходного контроля микросхем при производстве
* тестирования собранных печатных плат
* прошивки микросхем с памятью
* отладочных работ при проектировании аппаратуры и программного обеспечения Метод тестирования, реализованный в стандарте, получил название Boundary Scan (граничное сканирование). Название отражает первоначальную идею процесса: в микросхеме выделяются функциональные блоки, входы которых можно отсоединить от остальной схемы, подать заданные комбинации сигналов и оценить состояние выходов каждого блока. Весь процесс производится специальными командами по интерфейсу JTAG, при этом никакого физического вмешательства не требуется. Разработан стандартный язык управления данным процессом — Boundary Scan Description Language (BSDL). Стандарт предусматривает возможность подключения большого количества устройств (микросхем) через один физический порт (разъем). Порт тестирования (TAP — Test Access Port) представляет собой четыре или пять выделенных выводов микросхемы: ТСК, TMS, TDI, TDO и (опционально) TRST. Функциональное назначение этих линий:
* TDI (test data input — «вход тестовых данных») — вход последовательных данных периферийного сканирования. Команды и данные вводятся в микросхему с этого вывода по переднему фронту сигнала TCK;
* TDO (test data output — «выход тестовых данных») — выход последовательных данных. Команды и данные выводятся из микросхемы с этого вывода по заднему фронту сигнала TCK;
* TCK (test clock — «тестовое тактирование») — тактирует работу встроенного автомата управления периферийным сканированием. Максимальная частота сканирования периферийных ячеек зависит от используемой аппаратной части и на данный момент ограничена 25…40 МГц;
* TMS (test mode select — «выбор режима тестирования») — обеспечивает переход схемы в/из режима тестирования и переключение между разными режимами тестирования.
* В некоторых случаях к перечисленным сигналам добавляется сигнал TRST для инициализации порта тестирования, что необязательно, так как инициализация возможна путём подачи определённой последовательности сигналов на вход TMS. Работа средств обеспечения интерфейса JTAG подчиняется сигналам автомата управления, встроенного в микросхему. Состояния автомата определяются сигналами TDI и TMS порта тестирования. Определённое сочетание сигналов TMS и TCK обеспечивает ввод команды для автомата и её исполнение. Если на плате установлено несколько устройств, поддерживающих JTAG, они могут быть объединены в общую цепочку. Уникальной особенностью JTAG является возможность программирования не только самого микроконтроллера (или ПЛИС), но и подключённой к его выводам микросхемы флэш-памяти. Причём существует два способа программирования флэш-памяти с использованием JTAG: через загрузчик с последующим обменом данными через память процессора, либо через прямое управление выводами микросхемы. (ru)
- Joint Test Action Group (JTAG) foi um grupo criado em 1985 para desenvolver métodos para testar circuitos impressos depois de fabricados. Em 1990, o IEEE (Institute of Electrical and Electronics Engineers) criou a norma IEEE 1.149,1-1990 intitulado "Standard Test Access Port and Boundary-Scan Architecture" para homologar os processos de testes. JTAG também é amplamente usada em circuito integrado (IC) com portas de depuração. A Microsoft, no XBox, possui um conector JTAG para a realização de testes no console. (pt)
- JTAG (скорочення від англ. Joint Test Action Group; вимовляється «джей-тáг») — назва робочої групи з розробки стандарту IEEE 1149. Пізніше це скорочення стало міцно асоціюватися з розробленим цією групою спеціалізованим апаратним інтерфейсом на базі стандарту IEEE 1149.1. Офіційна назва стандарту Standard Test Access Port and Boundary-Scan Architecture. Послідовний інтерфейс призначений для підключення складних цифрових мікросхем чи пристроїв рівня друкованої плати до стандартної апаратури тестування і налагодження. На поточний момент інтерфейс став промисловим стандартом. Практично всі скільки-небудь складні цифрові мікросхеми оснащено цим інтерфейсом для:
* вихідного контролю мікросхем при виробництві;
* тестування зібраних друкованих плат;
* прошивки мікросхем з пам'яттю;
* налагоджувальних робіт при проектуванні апаратури і програмного забезпечення. Метод тестування, реалізований в стандарті, отримав назву Boundary Scan (граничне сканування). Назва відображає первісну ідею процесу: в мікросхемі виділяються функціональні блоки, входи яких можна від'єднати від решти схеми, подати задані комбінації сигналів і оцінити стан виходів кожного блоку. Весь процес проводиться спеціальними командами по інтерфейсу JTAG, при цьому ніякого фізичного втручання не потрібно. Розроблено стандартну мову керування даним процесом — Boundary Scan Description Language (BSDL). (uk)
- JTAG是联合测试工作组（Joint Test Action Group）的简称，是在名为标准测试访问端口和边界扫描结构的IEEE的标准1149.1的常用名称。此标准用于驗證設計與測試生產出的印刷電路板功能。 1990年JTAG正式由IEEE的1149.1-1990号文档标准化，在1994年，加入了补充文档对（BSDL）进行了说明。从那时开始，这个标准被全球的电子企业广泛采用。边界扫描几乎成为了JTAG的同义词。 在設計印刷電路板時，目前最主要用在測試積體電路的副區塊，而且也提供一個在嵌入式系統很有用的偵錯機制，提供一個在系統中方便的"後門"。當使用一些偵錯工具像電路內模擬器用JTAG當做訊號傳輸的機制，使得程式設計師可以經由JTAG去讀取整合在CPU上的偵錯模組。偵錯模組可以讓程式設計師偵錯嵌入式系統中的軟體。 (zh)
|
| rdfs:comment
|
- Joint Test Action Group je standard definovaný normou , tzv. (TAP). Jedná se o architekturu pro testování plošných spojů, programování FLASH pamětí apod. (cs)
- Le JTAG (pour Joint Test Action Group) est le nom de la norme IEEE 1149.1 intitulée « Standard Test Access Port and Boundary-Scan Architecture », qui été normalisée en 1990. Le terme JTAG, désignant le groupe de travail qui a conçu la norme, est abusivement (mais très largement) utilisé au lieu du terme générique Boundary Scan, ou du sigle TAP (Test Access Port, port d'accès de test). (fr)
- JTAG(Joint Test Action Group)은 디지털 회로에서 특정 노드의 디지털 입출력을 위해 직렬 통신 방식으로 출력 데이터를 전송하거나 입력데이터를 수신하는 방식을 말한다. JTAG('제이택'으로 발음)은 IEEE 1149.1에 표준으로 정해져 있다. 보통 디지털 회로의 칩 외부와 연결되는 핀의 입출력회로에 적용하여 활용한다. 회로 설계에 따라 디지털 회로의 내부로 전송하거나 핀의 외부로 데이터를 출력할 수도 있고 상태를 읽을 수도 있다. JTAG을 통해 데이터를 동기식 직렬 통신 전송하는 방식은 boundary scan을 통해 구현한다. 임베디드 시스템 개발 시에 사용하는 디버깅 장비가 대표적인 활용 예이다. 임베디드 시스템을 개발하기 위해 통합한 회로로 사용되며, CPU의 기계어 코드를 실행하지 않고 MCU 내부의 플래시 메모리나 임베디드 장치에서 CPU의 외부 플래시 메모리에 코드를 쓰거나 읽을 수 있다. 또한 디버거가 CPU 동작과 연동하여 특정 기계어 코드 위치에서 멈추고 상태를 읽어 내부의 상태를 알 수 있다. (ko)
- De Joint Test Action Group of JTAG is in de jaren 1980 opgestart om het probleem van het testen van de almaar dichter op elkaar gepakte elektronicaborden en -chips aan te pakken. (nl)
- JTAG（ジェイタグ、英語: Joint Test Action Group）は、集積回路や基板の検査、デバッグなどに使える、やテストアクセスポートの標準 IEEE 1149.1 の通称である。本来はこの検査方式を定めた業界団体（Joint European Test Action Group）の名称の略。当初JETAGであったがEuropeanが抜けJTAGとなった。 (ja)
- Joint Test Action Group (JTAG) foi um grupo criado em 1985 para desenvolver métodos para testar circuitos impressos depois de fabricados. Em 1990, o IEEE (Institute of Electrical and Electronics Engineers) criou a norma IEEE 1.149,1-1990 intitulado "Standard Test Access Port and Boundary-Scan Architecture" para homologar os processos de testes. JTAG também é amplamente usada em circuito integrado (IC) com portas de depuração. A Microsoft, no XBox, possui um conector JTAG para a realização de testes no console. (pt)
- JTAG是联合测试工作组（Joint Test Action Group）的简称，是在名为标准测试访问端口和边界扫描结构的IEEE的标准1149.1的常用名称。此标准用于驗證設計與測試生產出的印刷電路板功能。 1990年JTAG正式由IEEE的1149.1-1990号文档标准化，在1994年，加入了补充文档对（BSDL）进行了说明。从那时开始，这个标准被全球的电子企业广泛采用。边界扫描几乎成为了JTAG的同义词。 在設計印刷電路板時，目前最主要用在測試積體電路的副區塊，而且也提供一個在嵌入式系統很有用的偵錯機制，提供一個在系統中方便的"後門"。當使用一些偵錯工具像電路內模擬器用JTAG當做訊號傳輸的機制，使得程式設計師可以經由JTAG去讀取整合在CPU上的偵錯模組。偵錯模組可以讓程式設計師偵錯嵌入式系統中的軟體。 (zh)
- JTAG és un acrònim de Joint Test Action Group, una associació de la indústria de l'electrònica que es va formar el 1985 per desenvolupar un mètode de verificació i prova per dissenys electrònics. JTAG també és el nom comú utilitzat per a la norma IEEE 1149.1 titulada Standard Test Access Port and Boundary-Scan Architecture per a proves d'accés a ports utilitzada per a testejar PCBs utilitzant escaneig de límits. Aquest mètode permet verificar i provar dissenys de xips i plaques de circuit imprès un cop ja s'han fabricat. (ca)
- Joint Test Action Group (kurz JTAG) ist ein häufig verwendetes Synonym für den IEEE-Standard 1149.1, der eine Methodik für das Testen und Debuggen integrierter Schaltungen, also Hardware auf Leiterplatten, beschreibt. Das prominenteste und gleichzeitig zuerst in der JTAG-Arbeitsgruppe implementierte Verfahren ist der Boundary Scan Test nach IEEE 1149.1. Durch Hinzufügen weiterer Verfahren (1149.1–1149.8) sind die Begriffe nicht mehr synonym, während die Beschreibungssprache von der IEEE-Arbeitsgruppe mit Boundary Scan Description Language den ursprünglichen Namen beibehielt. (de)
- En electrónica, JTAG, acrónimo de Joint Test Action Group, es el nombre común utilizado para la norma IEEE 1149.1 titulada Standard Test Access Port and Boundary-Scan Architecture para utilizada para comprobar PCBs utilizando escaneo de límites. JTAG se estandarizó en 1990 como la norma IEEE 1149.1-1990. En 1994 se agregó un suplemento que contiene una descripción del (BSDL). Desde entonces, esta norma fue adoptada por las compañías electrónicas de todo el mundo. Actualmente, Boundary-scan y JTAG son sinónimos. (es)
- JTAG (named after the Joint Test Action Group which codified it) is an industry standard for verifying designs and testing printed circuit boards after manufacture. JTAG implements standards for on-chip instrumentation in electronic design automation (EDA) as a complementary tool to digital simulation. It specifies the use of a dedicated debug port implementing a serial communications interface for low-overhead access without requiring direct external access to the system address and data buses. The interface connects to an on-chip Test Access Port (TAP) that implements a stateful protocol to access a set of test registers that present chip logic levels and device capabilities of various parts. (en)
- JTAG, acronimo di Joint Test Action Group, è un consorzio di 200 imprese produttrici di circuiti integrati e circuiti stampati allo scopo di definire un protocollo standard per il di questi dispositivi, che tendono ad essere sempre più complessi e difficili da controllare, fino a rendere impraticabili i tradizionali metodi manuali o automatici e ad aumentare in modo non competitivo il “Time to market”. (it)
- JTAG (ang. Joint Test Action Group) to nazwa standardu IEEE 1149.1 definiującego protokół używany do testowania połączeń na płytkach drukowanych, stosowany także do uruchamiania i programowania i systemów mikroprocesorowych. Żeby można było wykorzystywać JTAG do wymienionych celów, układy scalone umieszczone w testowanym systemie muszą posiadać wewnątrz warstwę sprzętową tego interfejsu. Głównym elementem tego interfejsu jest kontroler TAP oparty na maszynie stanów dedykowanej debugowaniu i niezależnej od podstawowych zadań mikrokontrolera zawierającego wbudowany JTAG. Jednym z najważniejszych założeń standardu JTAG jest możliwość programowania układu w gotowym urządzeniu, bez konieczności odłączania (ang. In-System Programming, w skrócie ISP). (pl)
- Joint Test Action Group (JTAG) är ett sätt att koppla in sig till mikrochip och exekvera eller ladda mjukvara i processorer, CPLD:er och FPGA:er. Senare standardiserat som IEEE 1149.1. JTAG är också en teknik att söka av mönsterkort med elektronik efter fel med Boundary Scan. Man kan hitta kortslutningar eller felaktiga kretskortsdragningar och saknade komponenter. I produktion kan man se om motstånd är monterade och om dioder är rättvända. Man kan ladda flashminnen, CPLD:er, FPGA:er och processorer med mjukvara. Det går att läsa av IC-namn och version, så rätt komponenter är monterade. (sv)
- JTAG (скорочення від англ. Joint Test Action Group; вимовляється «джей-тáг») — назва робочої групи з розробки стандарту IEEE 1149. Пізніше це скорочення стало міцно асоціюватися з розробленим цією групою спеціалізованим апаратним інтерфейсом на базі стандарту IEEE 1149.1. Офіційна назва стандарту Standard Test Access Port and Boundary-Scan Architecture. Послідовний інтерфейс призначений для підключення складних цифрових мікросхем чи пристроїв рівня друкованої плати до стандартної апаратури тестування і налагодження. (uk)
- JTAG (сокращение от англ. Joint Test Action Group; произносится «джей-тáг») — название рабочей группы по разработке стандарта IEEE 1149. Позднее это сокращение стало прочно ассоциироваться с разработанным этой группой специализированным аппаратным интерфейсом на базе стандарта IEEE 1149.1. Официальное название стандарта Standard Test Access Port and Boundary-Scan Architecture. Интерфейс предназначен для подключения сложных цифровых микросхем или устройств уровня печатной платы к стандартной аппаратуре тестирования и отладки. Функциональное назначение этих линий: (ru)
|
