About: Nios II

An Entity of Type: Architecture102734725, from Named Graph: http://dbpedia.org, within Data Space: dbpedia.org

Nios II is a 32-bit embedded processor architecture designed specifically for the Altera family of field-programmable gate array (FPGA) integrated circuits. Nios II incorporates many enhancements over the original Nios architecture, making it more suitable for a wider range of embedded computing applications, from digital signal processing (DSP) to system-control. Nios II is a successor to Altera's first configurable 16-bit embedded processor Nios, introduced in 2000.

Property Value
dbo:abstract
  • Nios II és una arquitectura de processador incrustat 32 bits dissenyat específicament per a la família Altera de FPGAs. Nios II incorpora moltes millores pel que fa a l'arquitectura original de Nios, fent-lo més adequat per una gamma més àmplia d'aplicacció aplicacions informàtiques integrades, de processador de senyals digitals per al sistema de control. Nios II és comparable a MicroBlaze, un CPU softcore competència de la família Xilinx de FPGA. A diferència de Microblaze, Nios II és autorizable pels ASICs de cèl·lules estàndard a través d'un proveïdor d'IP de tercers, . A través de la llicència DesignWare, els dissenyadors poden fer un port dels dissenys d'una plataforma FPGA amb base Nios a una producció ASIC Nios II és un successor del primer processador NIOS embegut de 16 bits d'Altera. (ca)
  • Nios II is a 32-bit embedded processor architecture designed specifically for the Altera family of field-programmable gate array (FPGA) integrated circuits. Nios II incorporates many enhancements over the original Nios architecture, making it more suitable for a wider range of embedded computing applications, from digital signal processing (DSP) to system-control. Nios II is a successor to Altera's first configurable 16-bit embedded processor Nios, introduced in 2000. (en)
  • Nios IIはアルテラのFPGAファミリーのために設計された32ビットの組み込み用途のプロセッサアーキテクチャである。Nios IIは、DSPからシステム制御までの幅広い組み込みコンピュータ用途により適すように、元のNiosアーキテクチャを大きく拡張している。 Nios IIは、ザイリンクスのFPGA用のソフトコアCPUであるMicroBlazeと競合している。MicroBlazeとは異なり、Nios IIはサードパーティーの知的所有権プロバイダであるシノプシスのDesignwareを通してライセンスを得られる。Designwareライセンスにより、設計者はNiosをベースとした設計をFPGAプラットフォームから、大量生産されるASICデバイスに移行させることができる。 (ja)
  • Nios II это 32-разрядная микропроцессорная архитектура для встраиваемых приложений (Soft-микропроцессор), разработанная специально для ПЛИС фирмы Altera. Nios II является развитием архитектуры Nios и находит применение в различных встраиваемых приложениях, начиная от цифровой обработки сигналов до управляющих систем. Nios II можно сравнить с MicroBlaze, конкурирующей микропроцессорной архитектурой для ПЛИС фирмы Xilinx. В отличие от Microblaze, Nios II возможно лицензировать для реализации в СБИС при посредничестве Synopsys Designware. (ru)
  • Nios II 是专为 Altera FPGA系列设计的32位嵌入式处理器架构。 Nios II在原有的Nios架构上整合了许多增强功能,使其更适合从DSP到系统控制的更广泛的嵌入式计算应用。 Nios II是Altera第一款可配置的16位嵌入式处理器Nios的后继产品。 (zh)
  • Nios II — архітектура 32-розрядного програмного мікропроцесора RISC від компанії Altera. Архітектура спеціально спроектована і оптимізована для FPGA Altera, і є розвитком попередньої 16-бітної архітектури . Починаючи з FPGA Altera Quartus підтримується модуль керування пам'яттю (англ. Memory Management Unit — MMU), що забезпечує запуск операційної системи, наприклад Linux. Без MMU на процесорі можна запустити спрощені операційні системи, такі як FreeRTOS або . До ключових особливостей процесора відносять можливість вбудовувати додаткову логіку за допомогою користувацьких команд. (uk)
dbo:wikiPageExternalLink
dbo:wikiPageID
  • 1583721 (xsd:integer)
dbo:wikiPageLength
  • 9350 (xsd:nonNegativeInteger)
dbo:wikiPageRevisionID
  • 1119631850 (xsd:integer)
dbo:wikiPageWikiLink
dbp:bits
  • 32 (xsd:integer)
dbp:design
  • RISC (en)
dbp:designer
dbp:endianness
  • Little-Endian (en)
dbp:gpr
  • 32 (xsd:integer)
dbp:name
  • Nios II (en)
dbp:open
  • No (en)
dbp:wikiPageUsesTemplate
dcterms:subject
rdf:type
rdfs:comment
  • Nios II is a 32-bit embedded processor architecture designed specifically for the Altera family of field-programmable gate array (FPGA) integrated circuits. Nios II incorporates many enhancements over the original Nios architecture, making it more suitable for a wider range of embedded computing applications, from digital signal processing (DSP) to system-control. Nios II is a successor to Altera's first configurable 16-bit embedded processor Nios, introduced in 2000. (en)
  • Nios IIはアルテラのFPGAファミリーのために設計された32ビットの組み込み用途のプロセッサアーキテクチャである。Nios IIは、DSPからシステム制御までの幅広い組み込みコンピュータ用途により適すように、元のNiosアーキテクチャを大きく拡張している。 Nios IIは、ザイリンクスのFPGA用のソフトコアCPUであるMicroBlazeと競合している。MicroBlazeとは異なり、Nios IIはサードパーティーの知的所有権プロバイダであるシノプシスのDesignwareを通してライセンスを得られる。Designwareライセンスにより、設計者はNiosをベースとした設計をFPGAプラットフォームから、大量生産されるASICデバイスに移行させることができる。 (ja)
  • Nios II это 32-разрядная микропроцессорная архитектура для встраиваемых приложений (Soft-микропроцессор), разработанная специально для ПЛИС фирмы Altera. Nios II является развитием архитектуры Nios и находит применение в различных встраиваемых приложениях, начиная от цифровой обработки сигналов до управляющих систем. Nios II можно сравнить с MicroBlaze, конкурирующей микропроцессорной архитектурой для ПЛИС фирмы Xilinx. В отличие от Microblaze, Nios II возможно лицензировать для реализации в СБИС при посредничестве Synopsys Designware. (ru)
  • Nios II 是专为 Altera FPGA系列设计的32位嵌入式处理器架构。 Nios II在原有的Nios架构上整合了许多增强功能,使其更适合从DSP到系统控制的更广泛的嵌入式计算应用。 Nios II是Altera第一款可配置的16位嵌入式处理器Nios的后继产品。 (zh)
  • Nios II — архітектура 32-розрядного програмного мікропроцесора RISC від компанії Altera. Архітектура спеціально спроектована і оптимізована для FPGA Altera, і є розвитком попередньої 16-бітної архітектури . Починаючи з FPGA Altera Quartus підтримується модуль керування пам'яттю (англ. Memory Management Unit — MMU), що забезпечує запуск операційної системи, наприклад Linux. Без MMU на процесорі можна запустити спрощені операційні системи, такі як FreeRTOS або . До ключових особливостей процесора відносять можливість вбудовувати додаткову логіку за допомогою користувацьких команд. (uk)
  • Nios II és una arquitectura de processador incrustat 32 bits dissenyat específicament per a la família Altera de FPGAs. Nios II incorpora moltes millores pel que fa a l'arquitectura original de Nios, fent-lo més adequat per una gamma més àmplia d'aplicacció aplicacions informàtiques integrades, de processador de senyals digitals per al sistema de control. Nios II és un successor del primer processador NIOS embegut de 16 bits d'Altera. (ca)
rdfs:label
  • Nios II (ca)
  • Nios II (en)
  • Nios II (ja)
  • Nios II (ru)
  • Nios II (uk)
  • Nios II (zh)
owl:sameAs
prov:wasDerivedFrom
foaf:isPrimaryTopicOf
is dbo:computingPlatform of
is dbo:wikiPageDisambiguates of
is dbo:wikiPageRedirects of
is dbo:wikiPageWikiLink of
is dbp:platform of
is dbp:supportedPlatforms of
is foaf:primaryTopic of
Powered by OpenLink Virtuoso    This material is Open Knowledge     W3C Semantic Web Technology     This material is Open Knowledge    Valid XHTML + RDFa
This content was extracted from Wikipedia and is licensed under the Creative Commons Attribution-ShareAlike 3.0 Unported License