RISC-V (pronounced "risk-five") is an open standard instruction set architecture (ISA) based on established reduced instruction set computer (RISC) principles. Unlike most other ISA designs, the RISC-V ISA is provided under open source licenses that do not require fees to use. A number of companies are offering or have announced RISC-V hardware, open source operating systems with RISC-V support are available and the instruction set is supported in several popular software toolchains.

Property Value
dbo:abstract
  • ريسك - فايف (بالإنجليزية: RISC-V) هي بنية مجموعة تعليمات مفتوحة المصدر تستند إلى مبادئ الحوسبة المحددة ريسك. وعلى النقيض من معظم معايير ISA، يمكن استخدام معيار RISC-V ISA بحرية لأي غرض، مما يسمح لأي شخص بتصميم وتصنيع وبيع رقائق ريسك-v وبرامتجها بحرية كاملة. في حين أنه ليس أول هيكل مفتوح ISA، فهو مهم لأنه صمم ليكون مفيدًا في نطاق واسع من الأجهزة. تحتوي مجموعة التعليمات أيضًا على مجموعة كبيرة من برامج الدعم، والتي تتجنب الضعف المعتاد في مجموعات التعليمات الجديدة. بدأ المشروع في عام 2010 في جامعة كاليفورنيا، بيركلي، ولكن العديد من المساهمين هم من المتطوعين وعمال الصناعة خارج الجامعة. لقد تم تصميم جهاز RISC-V ISA مع تطبيقات في العالم الحقيقي صغيرة وسريعة وقليلة الطاقة، ولكن بدون تصميم معماري أكثر من أجل أسلوب معماري دقيق معين. في كومنز صور وملفات عن: ريسك - في (ar)
  • RISC-V és una arquitectura de joc d'instruccions o ISA basada en codi obert i de tipus RISC. RISC-V fou creada el 2010 per investigadors de la Universitat de Berkeley a Califòrnia. (ca)
  • RISC-V (výslovnost [ˌrisk ˈfaiv]; V je římská číslice 5) je instrukční sada z rodiny RISC. Je vyvíjena od roku 2010 na Kalifornské univerzitě v Berkeley. Na rozdíl od starších projektů majících rovněž za cíl vytvářet procesory jako otevřený hardware (např. a ) je RISC-V navržen pro široké použití od vestavěných systémů přes mobilní telefony až po cloudové počítače, tedy s důrazem na výkon i na spotřebu. (cs)
  • RISC-V (offizielle Aussprache: "risc-five") ist eine offene Befehlssatzarchitektur, die sich auf das Designprinzip des Reduced Instruction Set Computer stützt. Anders als die meisten Befehlssatzarchitekturen ist RISC-V nicht patentiert und darf dank der freizügigen BSD-Lizenz frei verwendet werden. Somit ist es jedem erlaubt, RISC-V Mikroprozessoren zu entwerfen, herzustellen und zu verkaufen. Das Projekt begann 2010 an der University of California, Berkeley unter der Leitung von und David A. Patterson und wird bereits von Hard- und Softwareentwicklern weltweit mitentwickelt und gefördert. (de)
  • RISC-V (pronunciado "Risk-Five") es una arquitectura de conjunto de instrucciones (ISA) de hardware libre basado en un diseño de tipo RISC (conjunto de instrucciones reducido). A diferencia de la mayoría de los conjuntos de instrucciones, el de RISC-V es gratuito y abierto y se puede usar sin royalties para cualquier propósito, lo que permite que cualquiera diseñe, fabrique y venda chips y software de RISC-V. Si bien no es la primera ISA de arquitectura abierta [1] , es significativa porque está diseñada para ser útil en una amplia gama de dispositivos. El conjunto de instrucciones también tiene un cuerpo sustancial de software de soporte, que evita una debilidad habitual de los nuevos conjuntos de instrucciones. El proyecto comenzó en 2010 en la Universidad de California en Berkeley, pero muchos colaboradores son voluntarios y trabajadores de la industria fuera de la universidad. El conjunto de instrucciones se ha diseñado pensando en implementaciones pequeñas, rápidas y de bajo consumo para el mundo real,​​ pero sin una sobre-ingeniería excesiva que buscase una microarquitectura concreta.​​ En mayo de 2017, estaba cerrada la versión 2.2 del conjunto de instrucciones del espacio de usuario. El conjunto de instrucciones privilegiadas estaba disponible como borrador en la versión 1.10. (es)
  • RISC-V (prononcé en anglais « RISC five » et signifiant « RISC cinq »), est une architecture de jeu d'instruction (instruction set architecture ou ISA) 32, 64 ou 128 bits RISC ouverte et libre, c'est-à-dire aux spécifications ouvertes et pouvant être utilisées librement par l'enseignement, la recherche et l'industrie. (fr)
  • RISC-V(リスク ファイブ)は、RISCの設計思想に基いた、オープン標準の命令セット・アーキテクチャ (ISA) である。 ほとんどのISAと異なり、RISC-V ISAはいかなる用途にも自由に利用でき、RISC-Vチップおよびソフトウェアの設計・製造・販売は全ての人に許可されている。オープンアーキテクチャのISAとして最初のものではないが、幅広いデバイスに有用なよう設計されている点において重要である。その命令セットをサポートするソフトウェアは実用上十分に存在し、新しく設計された命令セットが抱えがちな弱点を回避している。 プロジェクトは、2010年にカリフォルニア大学バークレイ校で開始されたが、現在は、多くのコントリビューターが、ボランティアもしくは企業の従業員として、大学外から参加している。 例えば、グーグル、オラクル、ヒューレット・パッカード・エンタープライズ(HPE)などが開発に参加している。 RISC-V ISAは、小さく、速く、省電力で、実用性を重視して設計されてきているが。特定のマイクロアーキテクチャに過適合しないようにしている。 2017年5月に、ユーザーレベルのISAのバージョン2.2が決定され、特権レベルISAが、ドラフト・バージョン1.10として提供されている。 (ja)
  • RISC-V("리스크 파이브"로 발음)는 축소 명령어 집합 컴퓨터(RISC) 기반의 개방형 명령어 집합(ISA)이다. 대부분의 ISA와 달리 RISC-V ISA는 어떠한 목적으로는 자유로이 사용할 수 있으며, 누구든지 RISC-V 칩과 소프트웨어를 설계, 제조, 판매할 수 있게 허가되어 있다. 최초의 개방형 ISA는 아니지만 웨어하우스 규모의 클라우드 컴퓨터, 고성능 휴대 전화, 초소형 임베디드 시스템에 이르는 현대의 산술 장치에 유용하게 쓰일 수 있게 설계되어 있다. 이러한 이용에 근거하여 설계자들은 성능과 전력 효율성을 둘 다 고려하였다. 명령어 집합은 또한 지원 소프트웨어의 실질적인 부분을 포함하고 있어서 새로운 명령어 집합의 일반적인 약점을 보완한다. 이 프로젝트는 캘리포니아 대학교 버클리에서 2010년에 시작되었으나 수많은 기여자들은 자발적인 봉사자들이자 대학 밖의 산업 노동자들이다. RISC-V ISA는 실생활의 소형, 고속, 저전력 구현체를 염두에 두고 설계되었으나, 특정 마이크로아키텍처 스타일을 따르지는 않았다. 2017년 5월 기준으로 버전 2.2의 유저스페이스 ISA가 픽스되어 있으며 privileged ISA는 초안판 1.10으로 이용이 가능하다. (ko)
  • RISC-V – otwarty model programowy procesora(ISA) oparty o zasady RISC. W kontraście do większości ISA, RISC-V może być swobodnie używany w dowolnym celu, umożliwiając każdemu projektowanie, produkcje i sprzedaż chipów i oprogramowania RISC-V. Chociaż nie jest pierwszą otwartą architekturą ISA ma duże znaczenie, ponieważ został zaprojektowany z myślą o nowoczesnych skomputeryzowanych urządzeniach, takich jak ogromne chmury obliczeniowe, wysokiej klasy telefony komórkowe i najmniejsze systemy wbudowane. Takie zastosowania wymagają zarówno wydajności, jak i efektywności energetycznej. Zestaw instrukcji zawiera również znaczną ilość oprogramowania wspomagającego, które pozwala uniknąć słabości nowych zestawów instrukcji. Projekt rozpoczął się w 2010 r. na Uniwersytecie Kalifornijskim w Berkeley, ale wielu współpracowników to wolontariusze i pracownicy sektora poza uniwersytetem. RISC-V ISA został zaprojektowany z myślą o małych, szybkich i energooszczędnych implementacjach w świecie rzeczywistym , ale bez nadmiernego projektowania dla konkretnego stylu mikroarchitektury. 7 maja 2017 zostały opublikowane wersja 2.2 ISA przestrzeni użytkownika oraz wersja robocza 1.10 uprzywilejowanego ISA. (pl)
  • RISC-V é um conjunto de instruções (ISA) baseado e estabelecido nos princípios RISC (acrônimo de Reduced Instruction Set Computing, em português, “Computação de conjunto de instruções reduzida”). RISC-V é livre para ser usado para qualquer finalidade, permitindo a qualquer pessoa ou empresa projetar e vender chips e software RISC-V. Embora não seja o primeiro conjunto de instruções livre, ele é importante porque foi projetado com foco para dispositivos computadorizados modernos, como computação em nuvem, aparelhos móveis, sistemas embarcados e internet das coisas. O conjunto também possui uma gama considerável de software de suporte, o que evita um problema usual de novos conjuntos de instruções. O projeto começou em 2010 na Universidade da Califórnia, em Berkeley, mas muitos colaboradores são voluntários ou fazem parte de outra empresas e trabalham no projeto de fora da universidade. O RISC-V foi projetado para implementações de alto desempenho e baixo consumo de energia. Sendo um conjunto limpo e modular, trabalhando com bases de 32, 64 e 128 bits, com várias opções de extensão em ponto flutuante. (pt)
  • RISC-V (uttalas "risk-five" på engelska) är en öppen processorarkitektur.Den finns huvudsakligen i två varianter: RV32 för 32 bitar och RV64 för 64 bitar. Det finns också en preliminär definition av en 128-bitarsvariant. Utvecklingen startade på University of California, Berkeley sommaren 2010.Namnet RISC-V kommer av att det är universitetets femte arkitektur av RISC-typ.Nu drivs utvecklingen av RISC-V Foundation och dess medlemmar. Arkitekturen designades för att vara flexibel och enkel att utöka.Ett av de ursprungliga målen med utvecklingen av RISC-V var att underlätta forskning och utbildning kring processorarkitekturer. (sv)
  • RISC-V (pronounced "risk-five") is an open standard instruction set architecture (ISA) based on established reduced instruction set computer (RISC) principles. Unlike most other ISA designs, the RISC-V ISA is provided under open source licenses that do not require fees to use. A number of companies are offering or have announced RISC-V hardware, open source operating systems with RISC-V support are available and the instruction set is supported in several popular software toolchains. Notable features of the RISC-V ISA include a load–store architecture, bit patterns to simplify the multiplexers in a CPU, IEEE 754 floating-point, a design that is architecturally neutral, and placing most-significant bits at a fixed location to speed sign extension.The instruction set is designed for a wide range of uses. It is variable-width and extensible so that more encoding bits can always be added. It supports three word-widths, 32, 64, and 128 bits, and a variety of subsets. The definitions of each subset vary slightly for the three word-widths. The subsets support small embedded systems, personal computers, supercomputers with vector processors, and warehouse-scale 19 inch rack-mounted parallel computers. The instruction set space for the 128-bit stretched version of the ISA was reserved because 60 years of industry experience has shown that the most unrecoverable error in instruction set design is a lack of . As of 2016, the 128-bit ISA remains undefined intentionally, because there is yet so little practical experience with such large memory systems. There are proposals to implement variable-width instructions up to 864-bits. The project began in 2010 at the University of California, Berkeley along with many volunteer contributors not affiliated with the university. Unlike other academic designs which are typically optimized only for simplicity of exposition, the designers intended that the RISC-V instruction set be useable for practical computers. As of June 2019, version 2.2 of the user-space ISA and version 1.11 of the privileged ISA are frozen, permitting software and hardware development to proceed. A debug specification is available as a draft, version 0.13.2. (en)
  • RISC-V (вимовляється "risk-five") — відкрита архітектура інструкцій центрального процесора, що базується на принципах RISC. Проект розпочався у 2010 році в Університеті Каліфорнії (Берклі), до роботи долучилися також багато ентузіастів поза межами університету. Станом на травень 2017 року, архітектура команд для програм користувача має версію 2.2, в той час як привілейована частина (для використання ядром операційної системи) поки є чорновою версією 1.10. (uk)
  • RISC-V(发音为“risk-five”)是一個基于精简指令集(RISC)原则的开源指令集架構(ISA),簡易解釋為開源軟體運動相對應的一種「開源硬體」。该项目2010年始于加州大學柏克萊分校,但许多贡献者是该大学以外的志愿者和行业工作者。 与大多数指令集相比,RISC-V指令集可以自由地用于任何目的,允许任何人设计、制造和销售RISC-V芯片和软件而不必支付給任何公司專利費。虽然这不是第一个开源指令集,但它具有重要意义,因为其设计使其适用于现代计算设备(如仓库规模云计算机、高端移动电话和微小嵌入式系统)。设计者考虑到了这些用途中的性能与功率效率。该指令集还具有众多支持的软件,这解决了新指令集通常的弱点。 RISC-V指令集的设计考虑了小型、快速、低功耗的现实情況來實做,但並没有对特定的微架構做过度的設計。截至2017年5月RISC-V已經確立了版本2.22的用户空间的指令集(userspace ISA),而特权指令集(privileged ISA)也处在草案版本1.10。 (zh)
dbo:thumbnail
dbo:wikiPageExternalLink
dbo:wikiPageID
  • 43653496 (xsd:integer)
dbo:wikiPageLength
  • 97742 (xsd:integer)
dbo:wikiPageRevisionID
  • 986322742 (xsd:integer)
dbo:wikiPageWikiLink
dbp:bits
  • 32 (xsd:integer)
  • 64 (xsd:integer)
  • 128 (xsd:integer)
  • (en)
dbp:branching
  • Compare-and-branch (en)
dbp:date
  • January 2020 (en)
dbp:design
  • RISC (en)
dbp:designer
dbp:encoding
  • Variable (en)
dbp:endianness
  • Little (en)
dbp:extensions
  • (en)
  • A: Atomic (en)
  • A: Atomics - LR/SC & fetch-and-op (en)
  • C: Compressed instructions (en)
  • D: Double (en)
  • F: Floating point (en)
  • M: Multiplication (en)
  • Q: Quad (en)
dbp:fpr
  • 32 (xsd:integer)
dbp:gpr
  • 16 (xsd:integer)
  • 32 (xsd:integer)
  • (en)
dbp:introduced
  • 2010 (xsd:integer)
dbp:name
  • RISC-V (en)
dbp:open
  • Yes, and royalty free (en)
dbp:pageSize
  • 4 (xsd:integer)
dbp:reason
  • Was under review and was accepted, was under review but was rejected, or still is under review? (en)
dbp:type
  • Load-store (en)
dbp:version
  • (en)
  • privileged ISA 20190608 (en)
  • unprivileged ISA 20191213, (en)
dbp:wikiPageUsesTemplate
dct:subject
rdfs:comment
  • RISC-V és una arquitectura de joc d'instruccions o ISA basada en codi obert i de tipus RISC. RISC-V fou creada el 2010 per investigadors de la Universitat de Berkeley a Califòrnia. (ca)
  • RISC-V (výslovnost [ˌrisk ˈfaiv]; V je římská číslice 5) je instrukční sada z rodiny RISC. Je vyvíjena od roku 2010 na Kalifornské univerzitě v Berkeley. Na rozdíl od starších projektů majících rovněž za cíl vytvářet procesory jako otevřený hardware (např. a ) je RISC-V navržen pro široké použití od vestavěných systémů přes mobilní telefony až po cloudové počítače, tedy s důrazem na výkon i na spotřebu. (cs)
  • RISC-V (offizielle Aussprache: "risc-five") ist eine offene Befehlssatzarchitektur, die sich auf das Designprinzip des Reduced Instruction Set Computer stützt. Anders als die meisten Befehlssatzarchitekturen ist RISC-V nicht patentiert und darf dank der freizügigen BSD-Lizenz frei verwendet werden. Somit ist es jedem erlaubt, RISC-V Mikroprozessoren zu entwerfen, herzustellen und zu verkaufen. Das Projekt begann 2010 an der University of California, Berkeley unter der Leitung von und David A. Patterson und wird bereits von Hard- und Softwareentwicklern weltweit mitentwickelt und gefördert. (de)
  • RISC-V (prononcé en anglais « RISC five » et signifiant « RISC cinq »), est une architecture de jeu d'instruction (instruction set architecture ou ISA) 32, 64 ou 128 bits RISC ouverte et libre, c'est-à-dire aux spécifications ouvertes et pouvant être utilisées librement par l'enseignement, la recherche et l'industrie. (fr)
  • RISC-V(リスク ファイブ)は、RISCの設計思想に基いた、オープン標準の命令セット・アーキテクチャ (ISA) である。 ほとんどのISAと異なり、RISC-V ISAはいかなる用途にも自由に利用でき、RISC-Vチップおよびソフトウェアの設計・製造・販売は全ての人に許可されている。オープンアーキテクチャのISAとして最初のものではないが、幅広いデバイスに有用なよう設計されている点において重要である。その命令セットをサポートするソフトウェアは実用上十分に存在し、新しく設計された命令セットが抱えがちな弱点を回避している。 プロジェクトは、2010年にカリフォルニア大学バークレイ校で開始されたが、現在は、多くのコントリビューターが、ボランティアもしくは企業の従業員として、大学外から参加している。 例えば、グーグル、オラクル、ヒューレット・パッカード・エンタープライズ(HPE)などが開発に参加している。 RISC-V ISAは、小さく、速く、省電力で、実用性を重視して設計されてきているが。特定のマイクロアーキテクチャに過適合しないようにしている。 2017年5月に、ユーザーレベルのISAのバージョン2.2が決定され、特権レベルISAが、ドラフト・バージョン1.10として提供されている。 (ja)
  • RISC-V (вимовляється "risk-five") — відкрита архітектура інструкцій центрального процесора, що базується на принципах RISC. Проект розпочався у 2010 році в Університеті Каліфорнії (Берклі), до роботи долучилися також багато ентузіастів поза межами університету. Станом на травень 2017 року, архітектура команд для програм користувача має версію 2.2, в той час як привілейована частина (для використання ядром операційної системи) поки є чорновою версією 1.10. (uk)
  • RISC-V(发音为“risk-five”)是一個基于精简指令集(RISC)原则的开源指令集架構(ISA),簡易解釋為開源軟體運動相對應的一種「開源硬體」。该项目2010年始于加州大學柏克萊分校,但许多贡献者是该大学以外的志愿者和行业工作者。 与大多数指令集相比,RISC-V指令集可以自由地用于任何目的,允许任何人设计、制造和销售RISC-V芯片和软件而不必支付給任何公司專利費。虽然这不是第一个开源指令集,但它具有重要意义,因为其设计使其适用于现代计算设备(如仓库规模云计算机、高端移动电话和微小嵌入式系统)。设计者考虑到了这些用途中的性能与功率效率。该指令集还具有众多支持的软件,这解决了新指令集通常的弱点。 RISC-V指令集的设计考虑了小型、快速、低功耗的现实情況來實做,但並没有对特定的微架構做过度的設計。截至2017年5月RISC-V已經確立了版本2.22的用户空间的指令集(userspace ISA),而特权指令集(privileged ISA)也处在草案版本1.10。 (zh)
  • ريسك - فايف (بالإنجليزية: RISC-V) هي بنية مجموعة تعليمات مفتوحة المصدر تستند إلى مبادئ الحوسبة المحددة ريسك. وعلى النقيض من معظم معايير ISA، يمكن استخدام معيار RISC-V ISA بحرية لأي غرض، مما يسمح لأي شخص بتصميم وتصنيع وبيع رقائق ريسك-v وبرامتجها بحرية كاملة. في حين أنه ليس أول هيكل مفتوح ISA، فهو مهم لأنه صمم ليكون مفيدًا في نطاق واسع من الأجهزة. تحتوي مجموعة التعليمات أيضًا على مجموعة كبيرة من برامج الدعم، والتي تتجنب الضعف المعتاد في مجموعات التعليمات الجديدة. بدأ المشروع في عام 2010 في جامعة كاليفورنيا، بيركلي، ولكن العديد من المساهمين هم من المتطوعين وعمال الصناعة خارج الجامعة. لقد تم تصميم جهاز RISC-V ISA مع تطبيقات في العالم الحقيقي صغيرة وسريعة وقليلة الطاقة، ولكن بدون تصميم معماري أكثر من أجل أسلوب معماري دقيق معين. (ar)
  • RISC-V (pronunciado "Risk-Five") es una arquitectura de conjunto de instrucciones (ISA) de hardware libre basado en un diseño de tipo RISC (conjunto de instrucciones reducido). A diferencia de la mayoría de los conjuntos de instrucciones, el de RISC-V es gratuito y abierto y se puede usar sin royalties para cualquier propósito, lo que permite que cualquiera diseñe, fabrique y venda chips y software de RISC-V. Si bien no es la primera ISA de arquitectura abierta [1] , es significativa porque está diseñada para ser útil en una amplia gama de dispositivos. El conjunto de instrucciones también tiene un cuerpo sustancial de software de soporte, que evita una debilidad habitual de los nuevos conjuntos de instrucciones. (es)
  • RISC-V("리스크 파이브"로 발음)는 축소 명령어 집합 컴퓨터(RISC) 기반의 개방형 명령어 집합(ISA)이다. 대부분의 ISA와 달리 RISC-V ISA는 어떠한 목적으로는 자유로이 사용할 수 있으며, 누구든지 RISC-V 칩과 소프트웨어를 설계, 제조, 판매할 수 있게 허가되어 있다. 최초의 개방형 ISA는 아니지만 웨어하우스 규모의 클라우드 컴퓨터, 고성능 휴대 전화, 초소형 임베디드 시스템에 이르는 현대의 산술 장치에 유용하게 쓰일 수 있게 설계되어 있다. 이러한 이용에 근거하여 설계자들은 성능과 전력 효율성을 둘 다 고려하였다. 명령어 집합은 또한 지원 소프트웨어의 실질적인 부분을 포함하고 있어서 새로운 명령어 집합의 일반적인 약점을 보완한다. 이 프로젝트는 캘리포니아 대학교 버클리에서 2010년에 시작되었으나 수많은 기여자들은 자발적인 봉사자들이자 대학 밖의 산업 노동자들이다. RISC-V ISA는 실생활의 소형, 고속, 저전력 구현체를 염두에 두고 설계되었으나, 특정 마이크로아키텍처 스타일을 따르지는 않았다. (ko)
  • RISC-V – otwarty model programowy procesora(ISA) oparty o zasady RISC. W kontraście do większości ISA, RISC-V może być swobodnie używany w dowolnym celu, umożliwiając każdemu projektowanie, produkcje i sprzedaż chipów i oprogramowania RISC-V. Chociaż nie jest pierwszą otwartą architekturą ISA ma duże znaczenie, ponieważ został zaprojektowany z myślą o nowoczesnych skomputeryzowanych urządzeniach, takich jak ogromne chmury obliczeniowe, wysokiej klasy telefony komórkowe i najmniejsze systemy wbudowane. Takie zastosowania wymagają zarówno wydajności, jak i efektywności energetycznej. Zestaw instrukcji zawiera również znaczną ilość oprogramowania wspomagającego, które pozwala uniknąć słabości nowych zestawów instrukcji. (pl)
  • RISC-V (pronounced "risk-five") is an open standard instruction set architecture (ISA) based on established reduced instruction set computer (RISC) principles. Unlike most other ISA designs, the RISC-V ISA is provided under open source licenses that do not require fees to use. A number of companies are offering or have announced RISC-V hardware, open source operating systems with RISC-V support are available and the instruction set is supported in several popular software toolchains. (en)
  • RISC-V é um conjunto de instruções (ISA) baseado e estabelecido nos princípios RISC (acrônimo de Reduced Instruction Set Computing, em português, “Computação de conjunto de instruções reduzida”). RISC-V é livre para ser usado para qualquer finalidade, permitindo a qualquer pessoa ou empresa projetar e vender chips e software RISC-V. Embora não seja o primeiro conjunto de instruções livre, ele é importante porque foi projetado com foco para dispositivos computadorizados modernos, como computação em nuvem, aparelhos móveis, sistemas embarcados e internet das coisas. O conjunto também possui uma gama considerável de software de suporte, o que evita um problema usual de novos conjuntos de instruções. (pt)
  • RISC-V (uttalas "risk-five" på engelska) är en öppen processorarkitektur.Den finns huvudsakligen i två varianter: RV32 för 32 bitar och RV64 för 64 bitar. Det finns också en preliminär definition av en 128-bitarsvariant. Utvecklingen startade på University of California, Berkeley sommaren 2010.Namnet RISC-V kommer av att det är universitetets femte arkitektur av RISC-typ.Nu drivs utvecklingen av RISC-V Foundation och dess medlemmar. (sv)
rdfs:label
  • ريسك - في (ar)
  • RISC-V (ca)
  • RISC-V (cs)
  • RISC-V (de)
  • RISC-V (en)
  • RISC-V (es)
  • RISC-V (fr)
  • RISC-V (ja)
  • RISC-V (ko)
  • RISC-V (pl)
  • RISC-V (pt)
  • RISC-V (sv)
  • RISC-V (uk)
  • RISC-V (zh)
owl:sameAs
prov:wasDerivedFrom
foaf:depiction
foaf:isPrimaryTopicOf
is dbo:computingPlatform of
is dbo:wikiPageDisambiguates of
is dbo:wikiPageRedirects of
is dbo:wikiPageWikiLink of
is dbp:arch of
is dbp:instructions of
is dbp:platform of
is dbp:supportedPlatforms of
is foaf:primaryTopic of