HTML Microdata document

This HTML5 document contains 184 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

Prefix	IRI
dbt	http://dbpedia.org/resource/Template:
dbpedia-sv	http://sv.dbpedia.org/resource/
wikipedia-en	http://en.wikipedia.org/wiki/
n28	https://www.wired.com/wired/archive/4.08/
dbr	http://dbpedia.org/resource/
dbpedia-ar	http://ar.dbpedia.org/resource/
n19	http://commons.wikimedia.org/wiki/Special:FilePath/
dcterms	http://purl.org/dc/terms/
rdfs	http://www.w3.org/2000/01/rdf-schema#
n29	http://www.hpl.hp.com/techreports/92/
rdf	http://www.w3.org/1999/02/22-rdf-syntax-ns#
n21	http://dbpedia.org/resource/File:
dbp	http://dbpedia.org/property/
xsdh	http://www.w3.org/2001/XMLSchema#
dbpedia-uk	http://uk.dbpedia.org/resource/
dbo	http://dbpedia.org/ontology/
dbpedia-sr	http://sr.dbpedia.org/resource/
dbpedia-ja	http://ja.dbpedia.org/resource/
dbc	http://dbpedia.org/resource/Category:
n39	http://dbpedia.org/resource/Galois/
dbpedia-pl	http://pl.dbpedia.org/resource/
n12	http://homes.cs.ru.ac.za/philip/Publications/Techreports/2002/Reports/
dbpedia-ru	http://ru.dbpedia.org/resource/
yago	http://dbpedia.org/class/yago/
dbpedia-ro	http://ro.dbpedia.org/resource/
wikidata	http://www.wikidata.org/entity/
gold	http://purl.org/linguistics/gold/
yago-res	http://yago-knowledge.org/resource/
n11	https://global.dbpedia.org/id/
n24	https://www.scribd.com/doc/33700101/
n32	http://dbpedia.org/resource/IBM_System/
dbpedia-it	http://it.dbpedia.org/resource/
prov	http://www.w3.org/ns/prov#
foaf	http://xmlns.com/foaf/0.1/
dbpedia-simple	http://simple.dbpedia.org/resource/
dbpedia-zh	http://zh.dbpedia.org/resource/
dbpedia-tr	http://tr.dbpedia.org/resource/
dbpedia-fa	http://fa.dbpedia.org/resource/
freebase	http://rdf.freebase.com/ns/
owl	http://www.w3.org/2002/07/owl#

Statements

Subject Item: dbr:Predication_(computer_architecture)
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Program_optimization
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:List_of_computer_scientists
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Minimal_instruction_set_computer
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Processor_power_dissipation
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Algorithmic_efficiency
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Josh_Fisher
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism
dbo:knownFor: dbr:Instruction-level_parallelism

Subject Item: dbr:Register_renaming
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Cycles_per_instruction
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Instruction_pipelining
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Instruction_scheduling
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:GeForce_600_series
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Glossary_of_computer_science
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Golden_Cove
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Moore's_law
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Multithreading_(computer_architecture)
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Cache_performance_measurement_and_metric
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Stack_machine
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Computer_engineering_compendium
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Hardware_acceleration
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Microarchitecture
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Parallel_computing
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Permuted_congruential_generator
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Mateo_Valero
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Micro-operation
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Tom_Conte
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Data_dependency
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: n39:Counter_Mode
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Framewave
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Central_processing_unit
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Foxton_Technology
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Granularity_(parallel_computing)
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Multi-core_processor
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Memory_disambiguation
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Hardware_scout
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Itanium
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Software_pipelining
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:LAPACK
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Sun_Microsystems
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Release_consistency
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Fifth_generation_of_video_game_consoles
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Instruction-level_parallelism
rdf:type: yago:Chip103020034 yago:WikicatMicroprocessors yago:PhysicalEntity100001930 yago:Conductor103088707 yago:Instrumentality103575240 yago:SemiconductorDevice104171831 dbo:Software yago:Whole100003553 yago:Microprocessor103760310 yago:Artifact100021939 yago:Device103183080 yago:Object100002684
rdfs:label: Параллелизм на уровне команд توازي على مستوى التعليمة Instruction Level Parallelism 命令レベルの並列性指令層級平行 Instruction-level parallelism Instruction level parallelism Паралелізм на рівні команд Instruction-level parallelism
rdfs:comment: Il parallelismo a livello di istruzione (ILP) esiste quando delle istruzioni di un programma sono indipendenti e quindi possono essere eseguite in calcolo parallelo. La ricerca di codice parallelo a livello di istruzioni è una priorità nei moderni microprocessori che sono dotati di molte unità di calcolo e usualmente seguono una struttura a pipeline quindi l'individuazione e lo sfruttamento delle istruzioni eseguibili in parallelo permette di utilizzare le unità funzionali dei processori innalzandone le prestazioni. Consideriamo il seguente frammento di pseudocodice: Instruction-level parallelism (ILP) is the parallel or simultaneous execution of a sequence of instructions in a computer program. More specifically ILP refers to the average number of instructions run per step of this parallel execution. التوازي على مستوى التعليمات (بالإنجليزية: ILP : Instruction-level parallelism)‏ مقياس لعدد العمليات الموجودة في برنامج حاسوبي والتي يمكن أن تنفذ على التوازي. لتمثيل ذلك نأخذ البرنامج التالي : 1. * e = a + b 2. * f = c + d 3. * g = e + f العملية رقم 3 مرتبطة بنتيجة العمليات 1 و2، فهي بذلك لا تنفذ إلا بعد تنفيذ 1 و2. ولكن بالمقابل فالعمليات 1 و2 غير مرتبطة فيما بينها هذا ما يسمح بتنفيذها بشكل متواز. وإذا اعتبرنا أن تنفيذ كل عملية يستغرق وحدة زمنية واحدة فإن تنفيذ العمليات الثلاث يستهلك وحدتين عوضا عن ثلاث، وبالتالي فإن نسبة التوازي على مستوى التعليمة هي (2/3). Instruction-level parallelism (ILP) är när en sekvens av instruktioner exekveras samtidigt eller parallellt i ett datorprogram. ILP refererar till det genomsnittliga antalet instruktioner som körs per steg i den parallella exekveringen. 指令層級平行（英語：Instruction-level parallelism，縮寫為 ILP），一種平行計算形式，在一個程式運行中，許多指令操作，能在同時間進行。它也是一個測量值，用來計算在一個程式運算中，它有多少個指令能夠在同時間運算，稱為指令層級平行度。實現指令層級，可以用硬體或軟體方式來實作。硬體方式有超純量。 Параллелизм на уровне команд (англ. Instruction-level parallelism — ILP) является мерой того, какое множество операций в компьютерной программе может выполняться одновременно. Потенциальное совмещение выполнения команд называется «параллелизмом на уровне команд». Instruction Level Parallelism (ILP) – parametr dotyczący oprogramowania, który mówi o tym jaka część z operacji zawartych w kodzie może być wykonana równolegle. ILP może być wartością czysto teoretyczna, w której dany programy analizowany jest tak jakby był uruchamiany na maszynie o nieskończonej liczbie zasobów. To znaczy nie są brane pod uwagę inne programy i braki ograniczonych zasobów typu rejestry. ILP może być również traktowane jako średnia liczba instrukcji faktycznie wykonywanych równolegle i mówi się wówczas o metodach zwiększania ILP. Паралелізм на рівні команд (англ. Instruction-level parallelism, ILP) — є мірою того, яка кількість операцій в комп'ютерній програмі може виконуватися одночасно. Потенційне поєднання виконання команд називається паралелізмом на рівні команд. Є два підходи до паралелізму на рівні команд: * апаратного забезпечення * програмного забезпечення Розглянемо наступну програму: 1. * e = a + b 2. * f = c + d 3. * m = e * f Мікроархітектурні методи для забезпечення ILP:: Потокові архітектури являють собою інший клас архітектур, де ILP явно вказані. Наприклад, архітектуру TRIPS. 命令レベルの並列性（めいれいレベルのへいれつせい、Instruction-level parallelism、ILP）とは、プログラムの中で並行して実行できる処理がいくつあるかの尺度である。
foaf:depiction: n19:Atanasoff-Berry_Computer_at_Durhum_Center.jpg
dcterms:subject: dbc:Parallel_computing dbc:Instruction_processing
dbo:wikiPageID: 245960
dbo:wikiPageRevisionID: 1123646585
dbo:wikiPageWikiLink: dbr:Data_dependency dbr:Superscalar dbr:Register_allocation dbr:Instruction_pipelining dbr:Memory_dependence_prediction dbr:Instruction_scheduling dbr:Explicitly_parallel_instruction_computing dbr:Multithreading_(computer_architecture) dbr:Parallel_computing dbr:Multiprocessing dbr:Speculative_execution dbc:Parallel_computing dbr:Cryptography dbr:Run_time_(program_lifecycle_phase) dbr:Computer_hardware dbr:Branch_prediction dbr:Thread_(computing) dbr:Register_renaming dbr:Pentium dbr:Scientific_computing dbr:Value_prediction n21:Atanasoff-Berry_Computer_at_Durhum_Center.jpg dbr:Computer_program dbr:Out-of-order_execution dbr:Compile_time dbr:Instruction_set dbr:TRIPS_architecture dbr:Memory-level_parallelism dbc:Instruction_processing dbr:Software dbr:Process_(computing) dbr:Very_long_instruction_word dbr:Cache_latency_prediction dbr:Itanium n32:360_Model_91 dbr:Execution_unit dbr:Dataflow_architecture dbr:Compiler dbr:Concurrency_(computer_science) dbr:Central_processing_unit
dbo:wikiPageExternalLink: n12:memory-wall-survey.pdf n24:Instruction-Level-Parallelism%23scribd n28:geek.html n29:HPL-92-132.pdf
owl:sameAs: dbpedia-pl:Instruction_Level_Parallelism dbpedia-tr:Komut_seviyesi_paralellik n11:2Y4EM dbpedia-ru:Параллелизм_на_уровне_команд dbpedia-ro:Paralelizare_la_nivel_de_instrucțiune dbpedia-uk:Паралелізм_на_рівні_команд dbpedia-sv:Instruction-level_parallelism dbpedia-simple:Instruction_level_parallelism wikidata:Q2714055 yago-res:Instruction-level_parallelism dbpedia-ar:توازي_على_مستوى_التعليمة dbpedia-fa:موازی‌سازی_در_سطح_دستورالعمل dbpedia-sr:Паралелизам_на_нивоу_наредбе freebase:m.01klf8 dbpedia-zh:指令層級平行 dbpedia-it:Instruction_level_parallelism dbpedia-ja:命令レベルの並列性
dbp:wikiPageUsesTemplate: dbt:Cite_book dbt:Clarify dbt:Short_description dbt:Use_American_English dbt:Rp dbt:ISBN dbt:Parallel_Computing dbt:Reflist dbt:CPU_technologies
dbo:thumbnail: n19:Atanasoff-Berry_Computer_at_Durhum_Center.jpg?width=300
dbo:abstract: Instruction-level parallelism (ILP) is the parallel or simultaneous execution of a sequence of instructions in a computer program. More specifically ILP refers to the average number of instructions run per step of this parallel execution. 指令層級平行（英語：Instruction-level parallelism，縮寫為 ILP），一種平行計算形式，在一個程式運行中，許多指令操作，能在同時間進行。它也是一個測量值，用來計算在一個程式運算中，它有多少個指令能夠在同時間運算，稱為指令層級平行度。實現指令層級，可以用硬體或軟體方式來實作。硬體方式有超純量。 Паралелізм на рівні команд (англ. Instruction-level parallelism, ILP) — є мірою того, яка кількість операцій в комп'ютерній програмі може виконуватися одночасно. Потенційне поєднання виконання команд називається паралелізмом на рівні команд. Є два підходи до паралелізму на рівні команд: * апаратного забезпечення * програмного забезпечення Рівень апаратного забезпечення працює на динамічному паралелізмі, тоді як, рівень програмного забезпечення працює на статичному паралелізмі. Процесор Pentium працює на динамічній послідовності паралельного виконання, але Itanium процесор працює на статичному паралелізмі. Розглянемо наступну програму: 1. * e = a + b 2. * f = c + d 3. * m = e * f Операція 3 залежить від результатів 1 і 2, тому вона не може бути розрахована, поки обидві з них не будуть завершені. Однак операції 1 і 2 не залежать від будь-якої іншої операції, тому вони можуть бути обчислені одночасно. Якщо припустити, що кожна операція може бути завершена в одну одиницю часу, то ці три інструкції можуть бути завершені в цілому за дві одиниці часу, даючи ILP 3/2. Мета розробників компілятора і процесора, полягає у виявленні та отриманні від ILP максимально можливої вигоди. Звичайні програми, як правило, написані під послідовну модель виконання, де команди виконуються одна за одною в порядку, встановленому програмістом. ILP дозволяє компілятору і процесору перекривати виконання декількох інструкцій або навіть змінити порядок виконання команд. Скільки ILP існує в програмах — сильно залежить від області застосування програми. У деяких областях, таких як графіка і наукові обчислення, число може бути дуже великим. Тим не менш, робочі навантаження, такі як криптографія, можуть проявляти набагато менше паралелізму. Мікроархітектурні методи для забезпечення ILP:: * Обчислювальний конвеєр, де виконання декількох інструкцій може частково перекриватися. * Суперскалярне виконання, VLIW і тісно пов'язана з ними концепція мікропроцесорної архітектури з явним паралелізмом команд, в якій кілька функціональних блоків використовуються для виконання декількох команд паралельно * Позачергове виконання, де інструкції виконуються в будь-якому порядку, що не порушує залежності даних. Зверніть увагу, що цей метод не залежить ні від конвеєра, ні від суперскаляра. Поточна реалізація позачергового виконання динамічно (тобто, в той час як програма виконується і без всякої допомоги з боку компілятора) витягує ILP від звичайних програм. Як альтернативу можна витягти цей паралелізм під час компіляції і якось передати цю інформацію до апаратного забезпечення. Через складність техніки перерахунку позачергового виконання, промисловість переглянула набір команд, які явно кодують кілька незалежних операцій в інструкції. * Перейменування регістрів, яке посилається на метод, який використовується, щоб уникнути непотрібної серіалізації операцій, вироблених програмою, які накладають повторне використання регістрів по цих операціях, використовується для позачергового виконання. * Спекулятивне виконання, яке дозволяє виконанню повних інструкцій або частин інструкцій переконатися, чи слід цьому виконанню відбутися. Часто використовуваною формою спекулятивного виконання є пропозиція управління потоком, де інструкції пропускають управління потоком інструкцій (наприклад, перехід) і виконуються до того як визначиться мета потоку управління інструкцій. Кілька інших форми спекулятивного виконання були запропоновані і використовуються в тому числі для спекулятивного виконання, обумовлені прогнозуванням значення, прогнозуванням залежностей пам'яті і прогнозування латентності кешу. * Передбачення переходів, який використовується, щоб уникнути припинення контролю залежностей, які необхідно вирішити. Провісник переходів використовується з спекулятивним виконанням. Потокові архітектури являють собою інший клас архітектур, де ILP явно вказані. Наприклад, архітектуру TRIPS. 命令レベルの並列性（めいれいレベルのへいれつせい、Instruction-level parallelism、ILP）とは、プログラムの中で並行して実行できる処理がいくつあるかの尺度である。 Instruction Level Parallelism (ILP) – parametr dotyczący oprogramowania, który mówi o tym jaka część z operacji zawartych w kodzie może być wykonana równolegle. ILP może być wartością czysto teoretyczna, w której dany programy analizowany jest tak jakby był uruchamiany na maszynie o nieskończonej liczbie zasobów. To znaczy nie są brane pod uwagę inne programy i braki ograniczonych zasobów typu rejestry. ILP może być również traktowane jako średnia liczba instrukcji faktycznie wykonywanych równolegle i mówi się wówczas o metodach zwiększania ILP. Instruction-level parallelism (ILP) är när en sekvens av instruktioner exekveras samtidigt eller parallellt i ett datorprogram. ILP refererar till det genomsnittliga antalet instruktioner som körs per steg i den parallella exekveringen. Il parallelismo a livello di istruzione (ILP) esiste quando delle istruzioni di un programma sono indipendenti e quindi possono essere eseguite in calcolo parallelo. La ricerca di codice parallelo a livello di istruzioni è una priorità nei moderni microprocessori che sono dotati di molte unità di calcolo e usualmente seguono una struttura a pipeline quindi l'individuazione e lo sfruttamento delle istruzioni eseguibili in parallelo permette di utilizzare le unità funzionali dei processori innalzandone le prestazioni. Consideriamo il seguente frammento di pseudocodice: 1) h = a + b2) f = c + d3) g = h * f L'istruzione 1 e l'istruzione 2 possono essere eseguite in parallelo dato che richiedono dei dati (a, b, c, d) che non sono utilizzate da altre istruzioni e quindi sono libere. Invece l'istruzione 3 per venire eseguita deve attendere il completamento delle prime due istruzioni dato che i dati h e f dipendono dall'esecuzione delle prime due istruzioni. Supponendo di avere delle unità di calcolo (ALU) indipendenti quindi si possono eseguire le istruzioni 1 e 2 in parallelo mentre la 3 deve attendere le altre due. Supponendo di avere unità che eseguono le operazioni in un ciclo di clock eseguendo le operazioni in parallelo si può completare il codice in due cicli di clock mentre un'esecuzione seriale del codice richiederebbe tre cicli di clock. Con questa modifica l'ILP diventa 3/2 dato che si eseguono tre istruzioni in due cicli di clock. Параллелизм на уровне команд (англ. Instruction-level parallelism — ILP) является мерой того, какое множество операций в компьютерной программе может выполняться одновременно. Потенциальное совмещение выполнения команд называется «параллелизмом на уровне команд». التوازي على مستوى التعليمات (بالإنجليزية: ILP : Instruction-level parallelism)‏ مقياس لعدد العمليات الموجودة في برنامج حاسوبي والتي يمكن أن تنفذ على التوازي. لتمثيل ذلك نأخذ البرنامج التالي : 1. * e = a + b 2. * f = c + d 3. * g = e + f العملية رقم 3 مرتبطة بنتيجة العمليات 1 و2، فهي بذلك لا تنفذ إلا بعد تنفيذ 1 و2. ولكن بالمقابل فالعمليات 1 و2 غير مرتبطة فيما بينها هذا ما يسمح بتنفيذها بشكل متواز. وإذا اعتبرنا أن تنفيذ كل عملية يستغرق وحدة زمنية واحدة فإن تنفيذ العمليات الثلاث يستهلك وحدتين عوضا عن ثلاث، وبالتالي فإن نسبة التوازي على مستوى التعليمة هي (2/3). ترجع مهمة تحديد التعليمات القابلة للتنفيذ المتوازي إلى مصممي المترجمات (compiler) والمعالجات (processor) وذلك من أجل الاستفادة قدر ما أمكن من عملية لموازاة. وتختلف مدى الحاجة للعملية الموازاة على مستوى التعليمات حسب مجالات الاستفادة. فهي في مجالات كالحوسبة العلمية والمعالجة الرسومي أكثر استخداماً منها في حالات أخرى كالتشفير حيث معظم العمليات متسلسلة.
gold:hypernym: dbr:Measure
prov:wasDerivedFrom: wikipedia-en:Instruction-level_parallelism?oldid=1123646585&ns=0
dbo:wikiPageLength: 8548
foaf:isPrimaryTopicOf: wikipedia-en:Instruction-level_parallelism

Subject Item: dbr:Instruction_set_architecture
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Secure64_Software
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:ILP
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism
dbo:wikiPageDisambiguates: dbr:Instruction-level_parallelism

Subject Item: dbr:Loop_fission_and_fusion
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Memory-level_parallelism
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:System_on_a_chip
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Tomasulo's_algorithm
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Explicitly_parallel_instruction_computing
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:IA-64
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:IEEE_Rebooting_Computing
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Roofline_model
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Thread_block_(CUDA_programming)
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:XOR_swap_algorithm
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Multiflow
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Simultaneous_multithreading
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:SimOS
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Parallel_programming_model
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Superscalar_processor
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Trace_scheduling
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism

Subject Item: dbr:Instruction_level_parallelism
dbo:wikiPageWikiLink: dbr:Instruction-level_parallelism
dbo:wikiPageRedirects: dbr:Instruction-level_parallelism

Subject Item: wikipedia-en:Instruction-level_parallelism
foaf:primaryTopic: dbr:Instruction-level_parallelism