| dbo:abstract
|
- Procés planar (o tecnologia de fabricació planar) és una tecnologia de fabricació usada en la indústria de semiconductors per a construir transistors, i alhora connectar-los entre ells. És el principal mètode de fabricació dels circuits integrats actuals. El procés planar va ser desenvolupat per Jean Hoerni, un dels fundadors de Fairchild Semiconductor l'any 1959. (ca)
- العملية السطحية (أو التقنية السطحية) هي عملية في صناعة أشباه الموصلات من أجل بناء وتجميع مكونات الترانزستورات وربطها مع بعض لتصنيع الدارات المتكاملة. قام جان هورني بتطوير هذه العملية في مختبرات شركة فيرتشايلد لأشباه الموصلات سنة 1959، وذلك بعد قيام محمد محمد عطا الله وداون كانغ بتطوير تقانتي تخميل السطح والأكسدة الحرارية. (ar)
- Die Planartechnik (auch Planarprozess) ist ein in der Halbleiterfertigung eingesetzter Prozess zur Herstellung von Transistoren (Planartransistoren) und integrierten Schaltungen. Der Prozess wurde von Jean Hoerni bei Fairchild Semiconductor für die Herstellung von lateralen Bipolartransistoren entwickelt (1958) und patentiert. Mit der Planartechnik und deren Weiterentwicklung war es erstmals möglich, mehrere Transistoren, Dioden und Widerstände auf einem Substrat (Chip) zu platzieren und zu verbinden. (de)
- El proceso planar es un proceso de manufactura usado en la industria de semiconductores para construir componentes individuales de un transistor, y a su vez se conectaran a otros transistores. Este es el proceso principal con el cual los chips de circuito integrado de silicio son construidos. El proceso utiliza los métodos de pasivación y oxidación térmica. El proceso planar fue desarrollado en Fairchild Semiconductor en el año 1959. (es)
- Le procédé planar est un procédé de fabrication utilisé dans l'industrie des semi-conducteurs pour fabriquer les parties élémentaires d'un transistor et connecter ensemble les transistors ainsi obtenus. C'est le processus principal de fabrication des puces de circuits intégrés en silicium. Il utilise les méthodes de passivation de surface et d'oxydation thermique. Le procédé planar a été développé chez Fairchild Semiconductor en 1959 par Jean Hoerni, qui a adopté les méthodes de passivation de surface et d'oxydation thermique initialement développées par Mohamed M. Atalla aux Laboratoires Bell en 1957. Puis en 1959, le procédé planar de Hoerni fut à son tour la base de l'invention par Robert Noyce de la première puce de circuit intégré monolithique de Fairchild. (fr)
- The planar process is a manufacturing process used in the semiconductor industry to build individual components of a transistor, and in turn, connect those transistors together. It is the primary process by which silicon integrated circuit chips are built. The process utilizes the surface passivation and thermal oxidation methods. The planar process was developed at Fairchild Semiconductor in 1959. (en)
- Il processo planare è una metodologia usata dall'industria dei semiconduttori per fabbricare parti individuali di un transistor, che a sua volta verrà poi connesso con altri transistor. Odiernamente è il metodo principale per la fabbricazione dei circuiti integrati. Il processo fu sviluppato da Jean Hoerni, conosciuto come uno dei , mentre lavorava presso la Fairchild Semiconductor, rilasciando un primo brevetto nel 1959. Il concetto chiave era quello di considerare un circuito bi-dimensionalmente (un piano), permettendo lo sviluppo fotografico di pellicole negative, mascherando così la proiezione di luce dell'esposizione chimica. Ciò ha permesso l'utilizzo di una serie di esposizioni su un substrato (silicio) per la produzione di ossido di silicio (isolanti) o regioni drogate (conduttori). Grazie a metallizzazione (per unire circuiti integrati) e all'isolamento giunzione p-n, i ricercatori di Fairchild riuscirono a creare circuiti su un'unica fetta di silicio (wafer), partendo da una goccia di silicio monocristallino. Il processo prevede le procedure di base per l'ossidazione del biossido di silicio (o silice) (SiO2), l'incisione e la diffusione del calore di SiO2. La fase finale prevede l'ossidazione dell'intero wafer con uno strato SiO2, l'incisione del contatto con i transistor e la copertura dell'ossido con un foglio di metallo, che permette ai transistor di rimanere collegati senza necessità di intervenire collegandoli manualmente. (it)
- Плана́рна техноло́гія — сукупність технологічних операцій при виготовленні планарних (пласких, поверхневих) напівпровідникових приладів і інтегральних мікросхем. (uk)
- Планарная технология — совокупность технологических операций, используемых при изготовлении планарных (плоских, поверхностных) полупроводниковых приборов и интегральных микросхем. Процесс включает в себя формирование отдельных компонентов транзисторов, а также объединение их в единую структуру. Это основной процесс при создании современных интегральных схем. Данная технология была разработана Жаном Эрни, одним из членов «вероломной восьмёрки», во время работы в Fairchild Semiconductor. Технология впервые была запатентована в 1959 году. Сутью концепции было рассмотрение схемы в проекции на плоскости, что позволяло использовать элементы фотографии, такие как негативные фотоплёнки при засвечивании светочувствительных реактивов. Последовательность таких фотопроекций позволила создавать на кремниевой подложке сочетания диоксида кремния (диэлектрик) и легированных участков (проводники). Применяя также металлизацию (для соединения элементов схемы) и концепцию изоляции элементов схемы p-n-переходами, предложенную Куртом Леговцом, исследователи вFairchild смогли создать схему на одной кремниевой пластине («вафля»), изготовленной из монокристалического кремниевого слитка («буля»). Процесс также включает в себя операции окисления кремния (SiO2), травления и диффузии. (ru)
|
| dbo:thumbnail
| |
| dbo:wikiPageExternalLink
| |
| dbo:wikiPageID
| |
| dbo:wikiPageLength
|
- 7177 (xsd:nonNegativeInteger)
|
| dbo:wikiPageRevisionID
| |
| dbo:wikiPageWikiLink
| |
| dbp:wikiPageUsesTemplate
| |
| dcterms:subject
| |
| gold:hypernym
| |
| rdf:type
| |
| rdfs:comment
|
- Procés planar (o tecnologia de fabricació planar) és una tecnologia de fabricació usada en la indústria de semiconductors per a construir transistors, i alhora connectar-los entre ells. És el principal mètode de fabricació dels circuits integrats actuals. El procés planar va ser desenvolupat per Jean Hoerni, un dels fundadors de Fairchild Semiconductor l'any 1959. (ca)
- العملية السطحية (أو التقنية السطحية) هي عملية في صناعة أشباه الموصلات من أجل بناء وتجميع مكونات الترانزستورات وربطها مع بعض لتصنيع الدارات المتكاملة. قام جان هورني بتطوير هذه العملية في مختبرات شركة فيرتشايلد لأشباه الموصلات سنة 1959، وذلك بعد قيام محمد محمد عطا الله وداون كانغ بتطوير تقانتي تخميل السطح والأكسدة الحرارية. (ar)
- Die Planartechnik (auch Planarprozess) ist ein in der Halbleiterfertigung eingesetzter Prozess zur Herstellung von Transistoren (Planartransistoren) und integrierten Schaltungen. Der Prozess wurde von Jean Hoerni bei Fairchild Semiconductor für die Herstellung von lateralen Bipolartransistoren entwickelt (1958) und patentiert. Mit der Planartechnik und deren Weiterentwicklung war es erstmals möglich, mehrere Transistoren, Dioden und Widerstände auf einem Substrat (Chip) zu platzieren und zu verbinden. (de)
- El proceso planar es un proceso de manufactura usado en la industria de semiconductores para construir componentes individuales de un transistor, y a su vez se conectaran a otros transistores. Este es el proceso principal con el cual los chips de circuito integrado de silicio son construidos. El proceso utiliza los métodos de pasivación y oxidación térmica. El proceso planar fue desarrollado en Fairchild Semiconductor en el año 1959. (es)
- The planar process is a manufacturing process used in the semiconductor industry to build individual components of a transistor, and in turn, connect those transistors together. It is the primary process by which silicon integrated circuit chips are built. The process utilizes the surface passivation and thermal oxidation methods. The planar process was developed at Fairchild Semiconductor in 1959. (en)
- Плана́рна техноло́гія — сукупність технологічних операцій при виготовленні планарних (пласких, поверхневих) напівпровідникових приладів і інтегральних мікросхем. (uk)
- Le procédé planar est un procédé de fabrication utilisé dans l'industrie des semi-conducteurs pour fabriquer les parties élémentaires d'un transistor et connecter ensemble les transistors ainsi obtenus. C'est le processus principal de fabrication des puces de circuits intégrés en silicium. Il utilise les méthodes de passivation de surface et d'oxydation thermique. (fr)
- Il processo planare è una metodologia usata dall'industria dei semiconduttori per fabbricare parti individuali di un transistor, che a sua volta verrà poi connesso con altri transistor. Odiernamente è il metodo principale per la fabbricazione dei circuiti integrati. Il processo fu sviluppato da Jean Hoerni, conosciuto come uno dei , mentre lavorava presso la Fairchild Semiconductor, rilasciando un primo brevetto nel 1959. (it)
- Планарная технология — совокупность технологических операций, используемых при изготовлении планарных (плоских, поверхностных) полупроводниковых приборов и интегральных микросхем. Процесс включает в себя формирование отдельных компонентов транзисторов, а также объединение их в единую структуру. Это основной процесс при создании современных интегральных схем. Данная технология была разработана Жаном Эрни, одним из членов «вероломной восьмёрки», во время работы в Fairchild Semiconductor. Технология впервые была запатентована в 1959 году. (ru)
|
| rdfs:label
|
- عملية سطحية (ar)
- Procés planar (ca)
- Planartechnik (de)
- Proceso planar (es)
- Processo planare (it)
- Procédé planar (fr)
- Planar process (en)
- Планарная технология (ru)
- Планарна технологія (uk)
|
| owl:sameAs
| |
| prov:wasDerivedFrom
| |
| foaf:depiction
| |
| foaf:isPrimaryTopicOf
| |
| is dbo:knownFor
of | |
| is dbo:wikiPageDisambiguates
of | |
| is dbo:wikiPageWikiLink
of | |
| is rdfs:seeAlso
of | |
| is foaf:primaryTopic
of | |
