| dbo:abstract
|
- الضارب الثنائي هو ما يستخدم لتنفيذ عملية الضرب للأعداد الثنائية.
* في أي عملية ضرب ثنائية كانت أو عشرية، فإن عدد الخانات في الناتج يساوي ،إما مجموع عدد خانات العدد المضروب وخانات العدد المضروب به، أو ذلك المجموع ناقصاً واحد.لنفترض أن الجدول (الذاكرة الدائمة Rom)يحتوي على كل الجداءات المحتملة لعددين بطول(4)خانات لذا سيلزمنا أربعة خطوط دخل لكل عدد مطلوب ضربه ،أو ثمانية دخل للعددين. - إن هذه الخطوط الثمانية تحمل تركيب مختلف من الأشاراتالثنائية، وكل تركيب يمثل عنون لكلمة واحدة في الذاكرة.- إن استطاعة الذاكرة اللازمة لإجراء الجداء المذكور ستكون (2048 bits) لأن ناتج جداء عددين بطول(4)خانات يمكن أن يكون بطول (8)خانات.(الشكل المجاور يبين ذلك). إن هذه الجداولجيدة كأي طريقة أخرى لإنجاز عملية ضرب عددين بطول(4)خانات، ولكن إذا كان طول العدد أكبر من (4)خانات ،فإن حجم الذاكرة المطلوبة سينمو بشكل سريع ،فمن أجل ضرب عددين بطول (5) فإن خانات عدد الكلمات يكون Word) (،وبما أن طول الخرج عشر خانات تكون سعة الذاكرة المطلوبة (1024x10=10240) خانة ،أما من أجل جداء أعداد بأطوال (8)خانات فإن سعة الذاكرة الازمة ستتجاوز المليون خانة، ولا توجد حتى الآن شريحة تحتوي على مليون خانة وإذا وصلت عدة ذاكرات صغيرة لتعطي السعة المطلوبة فإن ثمنها سيكون مرتفع جداً وتكون العملية غير اقتصادية. - الشكل السابق يبين مخطط دارة جداءلعددين بطول ثماني خانات إن كل ذاكرة من الذاكرات المستخدمة ذات ثمانية مداخل وثمانية مخارج ،لكن المخارج الثمانية في كل ذاكرة وزعت إلى مجموعتين، مكل مجموعة من هذه المجموعات تطابق أربع خانات من خانات الناتج الستة عشر.إذا رقمنا خانات الناتج من 0 وحتى 15 بحيث تكون الخانة ذات الدلالة الصغرى (Least Significant) في أقصى اليمين، تكون مجموعات الخرج موزعة كما يلي(0 - 3, 4 - 7, 8 – 11, 12 - 15) إن الذاكرة ذات المداخل4(B∆) و 4(A∆) لا علاقة لها با لأ صفار الخلفية ،لذا فإن مخارجها تساهم في خانات المجموعتين (0 - 3, 4 - 7)،و بما أن أياً من الذكرات الأخرى لن تساهم في المجموعة (0 -3) ،لذلك فلا حاجة لدارة جمع للحصول على الخرج في هذه المجموعة.بما أن الأربعة أصفار الخلفية في الذاكرتين المتوسطتين تشارك في الدخل، وهذه ا أصفار الأربعة غير موصلة للذاكرة، ولكنها تطابق المجموعة(0 - 3) لهذا فإن المخارج الحقيقية للذاكرتين تطابق الخانات (4 – 7, 8 - 11)وتساهم الذاكرات الثلاث التي تحوي دخل(∆)واحد على الأقل في المجموعة (4 -7)،و تجمع الزمر الثلاث الذاكرات الثلاث السابقة بواسطة دارتي جمع لتعطي الخانات (4 -7)من ناتج الجمع.وأخيرًا تحتوي الذاكرة الأخيرة على ثمانية أصفار ناتجة عن المدخلين (A4)و(B4) وهذه الأصفار تطابق الخانات (0-7) ،لهذا فإن مخارج هذه الذاكرة تشارك في الخانات (11-15)كماتوجد ثلاث ذاكرات مخارجها تطابق الخانات (8-11) 0- لتجميع الثلاث زمر الناتجة عن الذاكرات الثلاث نستخدم دارتي جمع بأربع خانات للحصول على الخانات (8-11)في الناتج 0- إن المخارج الأربعة الباقية من الذاكرة الأخيرة سوف تعطي وحدها الخانات (12-15)للناتج ،وذلك إذا لم يحصل انزياح (Carry)، من دارات الجمع السابقة، وبفرض أن هذا الانزياح قد حصل فإننا نحتاج إلى دارة جمع خامسة لأخذ هذا الانزياح بعين الاعتبار وبالطبع فإن دارة الجمع هذه كغيرها من الدارات السابقة بأربع خانات ومدخل للانزياح وقد وصل بالشكل المبين لأخذ الانزياحات من المراحل السابقة بعين الاعتبار. (ar)
- A binary multiplier is an electronic circuit used in digital electronics, such as a computer, to multiply two binary numbers. A variety of computer arithmetic techniques can be used to implement a digital multiplier. Most techniques involve computing the set of partial products, which are then summed together using binary adders. This process is similar to long multiplication, except that it uses a base-2 (binary) numeral system. (en)
- Ein Multiplizierer ist in der Digitaltechnik eine elektrische Schaltung, die aus zwei oder mehr digitalen Zahlen mit der mathematischen Operation der Multiplikation das Produkt ermittelt. Der Multiplizierer ist bei Prozessoren Teil der arithmetisch-logischen Einheit (ALU) und kommt dort als Multiplikationsakkumulator (MAC) vor, kann aber in programmierbaren digitalen Schaltungen wie FPGAs auch als eine eigenständige Funktionseinheit realisiert werden. Neben der Addition, welche in digitalen Schaltungen mit geringerem schaltungstechnischem Aufwand in Form von Addierwerken realisiert ist, ist eine schnelle, hardwarebasierende Multiplikation insbesondere im Bereich der digitalen Signalverarbeitung wesentlich. Anwendungsgebiete des Multiplizierers liegen daher bei der Signalverarbeitung wie der Bildverarbeitung oder im Bereich digitaler Filter. Er findet aber auch Anwendung in der digitalen Regelungstechnik. Einer der ersten Einsatzbereiche waren digitale Signalprozessoren (DSP). (de)
- En électronique analogique, un multiplieur est un circuit dont le signal de sortie est le produit de la valeur instantanée de ses signaux d'entrée. En électronique numérique, un multiplieur est un circuit électronique effectuant une multiplication. Des multiplieurs sont intégrés dans la plupart des processeurs actuels, tant pour réaliser des multiplications entre nombres entiers qu'entre nombres représentés en virgule flottante. (fr)
- Pengganda atau Multiplier adalah rangkaian elektronika digital yang berfungsi untuk mengalikan dua buah bilangan dalam sistem bilangan dwi-an atau biner (binary). Jenis rangkaian ini biasanya merupakan bagian dari ALU (Arithmetic Logical Unit) di dalam mikroprosesor atau CPU (Central Processing Unit) atau otak dari sebuah komputer. Namun, rangkaian ini bisa dibuat secara tersendiri untuk keperluan tertentu, dan bisa diprogram secara perangkat keras di dalam FPGA. Beberapa macam teknik atau cara dapat dipakai untuk merealisasikan operasi perkalian aritmetika ini. Salah satunya adalah dengan mengalikan secara parsiel masing masing bit, kemudian menjumlahkan semua hasil dari perkalian parsiel tersebut. Hal ini mirip dengan proses perkalian bilangan desimal (bilangan basis-10) yang dilakukan oleh murid Sekolah Dasar. Jika dua buah bilangan biner, a dan b, masing-masing 2 bit (membentuk angka 00, 01, 10, dan 11) dikalikan satu sama lain, maka akan kita peroleh hasil perkalian dalam bentuk bilangan biner 4 bit, seperti tampak pada tabel di bawah ini. Bilangan a ada di kolom paling kiri, dan bilangan b ada di baris paling atas, sementara hasil kalinya ada di dalam masing-masing sel. Cara lain dalam melihat operasi perkalian ini adalah dengan menyatakan bilangan pertama sebagai angka 2 bit a[1] dan a[0], sementara bilangan kedua dinyatakan dengan b[1] dan b[0]. Maka hasil kali parsielnya ada 4 buah: p0[0], p0[1], p1[0], dan p1[1] dengan: Hasil kali akhir dari bilangan a dan b akan membentuk bilangan P 4 bit: P[3] P[2] P[1] P[0] dengan penjumlahan parsiel sebagai berikut: Untuk bilangan 8 bit: a[7:0] dan b[7:0], banyaknya hasil kali parsiel juga ada 8 buah: Hasil akhirnya merupakan penjumlahan dari semua hasil kali parsiel: (in)
- 곱셈기(multiplier)는 디지털 회로에서 두 이진값을 곱하는 목적의 하드웨어 회로이다. 다양한 컴퓨터 산술 기술은 디지털 곱셈을 수행하는 데 사용할 수 있다. 대부분의 기술은 계산된 “부분적 곱”의 집합을 포함하고, 그러면 부분적 곱은 동시에 합계된다. 이 과정은 10진 정수형으로 지도되는 긴 곱셈에서 초등학생을 가르치는 방법과 비슷하지만, 2진 기수법에 응용하여 여기에 수정해서 적용할 수 있다. (ko)
- 乗算器（じょうざんき）とは、二つの数について乗算を行うための電子回路であり、とがある。 (ja)
- 二进制的乘法器（英語：multiplier）是数字电路的一种元件，它可以将两个二进制数相乘。乘法器是由更基本的加法器组成的。乘法器作为基本的功能单元电路被广泛的应用于各种的信号处理和变换电路中。 模拟乘法器是可以实现两个模拟信号相乘功能的非线性电子线路。 可以使用一系列计算机算数技术来实现数字乘法器。大多数的技术涉及了对部分积（partial product）的计算（其过程和使用竖式手工计算多位十进制数乘法十分类似），然后将这些部分积相加起来。这一过程与小学生进行多位十进制数乘法的过程类似，不过在这里根据二进制的情况进行了修改。 (zh)
|
| dbo:thumbnail
| |
| dbo:wikiPageExternalLink
| |
| dbo:wikiPageID
| |
| dbo:wikiPageLength
|
- 17432 (xsd:nonNegativeInteger)
|
| dbo:wikiPageRevisionID
| |
| dbo:wikiPageWikiLink
| |
| dbp:expand
| |
| dbp:expandComponents
| |
| dbp:wikiPageUsesTemplate
| |
| dcterms:subject
| |
| gold:hypernym
| |
| rdf:type
| |
| rdfs:comment
|
- A binary multiplier is an electronic circuit used in digital electronics, such as a computer, to multiply two binary numbers. A variety of computer arithmetic techniques can be used to implement a digital multiplier. Most techniques involve computing the set of partial products, which are then summed together using binary adders. This process is similar to long multiplication, except that it uses a base-2 (binary) numeral system. (en)
- En électronique analogique, un multiplieur est un circuit dont le signal de sortie est le produit de la valeur instantanée de ses signaux d'entrée. En électronique numérique, un multiplieur est un circuit électronique effectuant une multiplication. Des multiplieurs sont intégrés dans la plupart des processeurs actuels, tant pour réaliser des multiplications entre nombres entiers qu'entre nombres représentés en virgule flottante. (fr)
- 곱셈기(multiplier)는 디지털 회로에서 두 이진값을 곱하는 목적의 하드웨어 회로이다. 다양한 컴퓨터 산술 기술은 디지털 곱셈을 수행하는 데 사용할 수 있다. 대부분의 기술은 계산된 “부분적 곱”의 집합을 포함하고, 그러면 부분적 곱은 동시에 합계된다. 이 과정은 10진 정수형으로 지도되는 긴 곱셈에서 초등학생을 가르치는 방법과 비슷하지만, 2진 기수법에 응용하여 여기에 수정해서 적용할 수 있다. (ko)
- 乗算器（じょうざんき）とは、二つの数について乗算を行うための電子回路であり、とがある。 (ja)
- 二进制的乘法器（英語：multiplier）是数字电路的一种元件，它可以将两个二进制数相乘。乘法器是由更基本的加法器组成的。乘法器作为基本的功能单元电路被广泛的应用于各种的信号处理和变换电路中。 模拟乘法器是可以实现两个模拟信号相乘功能的非线性电子线路。 可以使用一系列计算机算数技术来实现数字乘法器。大多数的技术涉及了对部分积（partial product）的计算（其过程和使用竖式手工计算多位十进制数乘法十分类似），然后将这些部分积相加起来。这一过程与小学生进行多位十进制数乘法的过程类似，不过在这里根据二进制的情况进行了修改。 (zh)
- الضارب الثنائي هو ما يستخدم لتنفيذ عملية الضرب للأعداد الثنائية.
* في أي عملية ضرب ثنائية كانت أو عشرية، فإن عدد الخانات في الناتج يساوي ،إما مجموع عدد خانات العدد المضروب وخانات العدد المضروب به، أو ذلك المجموع ناقصاً واحد.لنفترض أن الجدول (الذاكرة الدائمة Rom)يحتوي على كل الجداءات المحتملة لعددين بطول(4)خانات لذا سيلزمنا أربعة خطوط دخل لكل عدد مطلوب ضربه ،أو ثمانية دخل للعددين. - الشكل السابق يبين مخطط دارة جداءلعددين بطول ثماني خانات (ar)
- Ein Multiplizierer ist in der Digitaltechnik eine elektrische Schaltung, die aus zwei oder mehr digitalen Zahlen mit der mathematischen Operation der Multiplikation das Produkt ermittelt. Der Multiplizierer ist bei Prozessoren Teil der arithmetisch-logischen Einheit (ALU) und kommt dort als Multiplikationsakkumulator (MAC) vor, kann aber in programmierbaren digitalen Schaltungen wie FPGAs auch als eine eigenständige Funktionseinheit realisiert werden. (de)
- Pengganda atau Multiplier adalah rangkaian elektronika digital yang berfungsi untuk mengalikan dua buah bilangan dalam sistem bilangan dwi-an atau biner (binary). Jenis rangkaian ini biasanya merupakan bagian dari ALU (Arithmetic Logical Unit) di dalam mikroprosesor atau CPU (Central Processing Unit) atau otak dari sebuah komputer. Namun, rangkaian ini bisa dibuat secara tersendiri untuk keperluan tertentu, dan bisa diprogram secara perangkat keras di dalam FPGA. Untuk bilangan 8 bit: a[7:0] dan b[7:0], banyaknya hasil kali parsiel juga ada 8 buah: (in)
|
| rdfs:label
|
- ضارب ثنائي (ar)
- Multiplizierer (Digitaltechnik) (de)
- Binary multiplier (en)
- Pengganda biner (in)
- Multiplieur (fr)
- 곱셈기 (ko)
- 乗算器 (ja)
- 乘法器 (zh)
|
| owl:sameAs
| |
| prov:wasDerivedFrom
| |
| foaf:depiction
| |
| foaf:isPrimaryTopicOf
| |
| is dbo:wikiPageDisambiguates
of | |
| is dbo:wikiPageRedirects
of | |
| is dbo:wikiPageWikiLink
of | |
| is foaf:primaryTopic
of | |
