| dbo:abstract
|
- Chip-scale-Package (amb acrònim anglès CSP) és un tipus d'encapsulat per a circuits integrats. El seu nom ve del fet que l'encapsulat és pràcticament tan petiti com el dau de silici. Segons la norma J-STD-012 de l'IPC, l'encapsulat CSP ha de tenir una àrea no superior a 1,2 cops l'àrea del dau de silici. La idea original la va proposar Junichi Kasai de Fujitsu i Gen Murakami d'Hitachi Cable. La primera implementació va venir de Mirsubishi Electric. (ca)
- Chip Scale Package (CSP, engl.; zu deutsch Gehäuse in der Größenordnung des Die) ist ein Chipgehäuse von integrierten Schaltungen, bei dem das Gehäuse maximal 20 % mehr Fläche als das Die ausmacht, wozu ersichtlich die Anschlüsse für SMD-Bestückung ohne Bonding mit dem Die verbunden werden müssen. Um die geringe Gehäuse-Grundfläche erreichen zu können, wird entweder die Flip-Chip-Montage (der Die wird nach Metallisierung seiner externen Kontakte umgekehrt auf das Board gelegt) oder die WLCSP-Methode genutzt. Bei der WLCSP-Methode wird zum Schutz des Die unten ein Schutzlack und von oben ein Plastik-Gehäuse aufgebracht. Das CSP stellt somit eine Fortentwicklung des Ball Grid Array (BGA) dar, was auf Ideen von Mitarbeitern von Fujitsu und Hitachi Cable zurückgeht und erstmals von Mitsubishi Electric realisiert wurde. Die mechanische Belastbarkeit des CSP ist im Vergleich zum BGA wesentlich geringer, da Kräfte von den Lötstellen direkt auf den Die übertragen werden. Eine Verkleinerung der Gehäuse ist etwa in der Medizintechnik, zum Beispiel für verschluckbare Diagnose-Geräte, und in der Hochfrequenztechnik für kurze Übertragungswege nützlich. (de)
- A chip scale package or chip-scale package (CSP) is a type of integrated circuit package. Originally, CSP was the acronym for chip-size packaging. Since only a few packages are chip size, the meaning of the acronym was adapted to chip-scale packaging. According to IPC's standard J-STD-012, Implementation of Flip Chip and Chip Scale Technology, in order to qualify as chip scale, the package must have an area no greater than 1.2 times that of the die and it must be a single-die, direct surface mountable package. Another criterion that is often applied to qualify these packages as CSPs is their ball pitch should be no more than 1 mm. The concept was first proposed by Junichi Kasai of Fujitsu and Gen Murakami of Hitachi Cable in 1993. The first concept demonstration however came from Mitsubishi Electric. The die may be mounted on an interposer upon which pads or balls are formed, like with flip chip ball grid array (BGA) packaging, or the pads may be etched or printed directly onto the silicon wafer, resulting in a package very close to the size of the silicon die: such a package is called a wafer-level package (WLP) or a wafer-level chip-scale package (WL-CSP). WL-CSP had been in development since 1990s, and several companies begun volume production in early 2000, such as Advanced Semiconductor Engineering (ASE). (en)
- 晶片尺寸構裝（Chip Scale Package, CSP）是一種半導體構裝技術。 最早CSP只是晶片尺寸封裝的縮寫。根據IPC的標準J-STD-012, "Implementation of Flip Chip and Chip Scale Technology"，以符合晶片規模，封装必須有一個面積不超過1.2倍，更大的模具和它必須一個單晶片，直接表面貼裝封裝。 由於可攜式電子產品的外形尺寸日趨縮小，富士通和日立電線跟Murakami首次提出了這一概念。然而，第一個概念演示來自三菱電機。 晶片尺寸構裝是在TSOP、球柵陣列（BGA）的基础上，可蝕刻或直接印在矽片，導致在一個包，非常接近矽片的大小：這種包裝被稱為晶圓級芯片規模封裝（WL-CSP）或晶圓級封裝（WLP）。 防潮可靠性優異的CSP型半導體器件依賴於用於製造半導體器件的半導體器件的聚酰亞胺帶薄膜載體。CSP半導體器件的方法，該方法包括：
* 準備輔助佈線板，具有至少一個電極的半導體芯片以及熱焊接。
* 聚酰亞胺薄膜; 輔助佈線板用於在其上安裝半導體芯片，並且具有在其內部佈置至少一個引出導體的結構，該引出導體的一端形成從輔助佈線板的側面突出的內部電極。
* 用於安裝半導體芯片，並且引出導體的另一端形成外部佈線電極，該外部佈線電極從輔助佈線板的與安裝半導體芯片的一側相反的一側的表面突出。
* 通過熱焊接將半導體芯片以其電極側為下側的狀態安裝在輔助佈線板上。
* 聚酰亞胺薄膜 熔化熱焊聚酰亞胺 通過在該狀態下加熱的同時將輔助配線板和半導體芯片彼此壓接觸並固化樹脂以形成熱熔接膜，從而形成薄膜。
* 聚酰亞胺樹脂層，從而封裝輔助佈線板和半導體芯片之間的間隙，並且在封裝時或在封裝之後，將輔助佈線板的內部電極連接到半導體芯片的電極。 聚酰亞胺薄膜的主要製造商包括杜邦 （页面存档备份，存于互联网档案馆），Tory Industries （页面存档备份，存于互联网档案馆），Toyotape （页面存档备份，存于互联网档案馆），SKC Kolon PI （页面存档备份，存于互联网档案馆） (zh)
- Корпус з розмірами, близькими до розміру кристала (CSP, англ. Chip-scale package) — один з типів корпусу інтегрованої схеми. Спочатку CSP це був лише акронім для напряму технології корпусування. Потім значення абревіатури було стандартом закріплено за певним типом. У відповідності зі стандартом J-STD-012, для того щоб кваліфікуватися як CSP, корпус повинен перевищувати площу чипа не більше ніж в 1,2 рази. Ще один критерій, який часто застосовується, щоб кваліфікувати ці корпуси, є крок матриці виводів, який повинен бути не більше 1 мм. (uk)
|
| dbo:thumbnail
| |
| dbo:wikiPageExternalLink
| |
| dbo:wikiPageID
| |
| dbo:wikiPageLength
|
- 3460 (xsd:nonNegativeInteger)
|
| dbo:wikiPageRevisionID
| |
| dbo:wikiPageWikiLink
| |
| dbp:wikiPageUsesTemplate
| |
| dcterms:subject
| |
| gold:hypernym
| |
| rdf:type
| |
| rdfs:comment
|
- Chip-scale-Package (amb acrònim anglès CSP) és un tipus d'encapsulat per a circuits integrats. El seu nom ve del fet que l'encapsulat és pràcticament tan petiti com el dau de silici. Segons la norma J-STD-012 de l'IPC, l'encapsulat CSP ha de tenir una àrea no superior a 1,2 cops l'àrea del dau de silici. La idea original la va proposar Junichi Kasai de Fujitsu i Gen Murakami d'Hitachi Cable. La primera implementació va venir de Mirsubishi Electric. (ca)
- Корпус з розмірами, близькими до розміру кристала (CSP, англ. Chip-scale package) — один з типів корпусу інтегрованої схеми. Спочатку CSP це був лише акронім для напряму технології корпусування. Потім значення абревіатури було стандартом закріплено за певним типом. У відповідності зі стандартом J-STD-012, для того щоб кваліфікуватися як CSP, корпус повинен перевищувати площу чипа не більше ніж в 1,2 рази. Ще один критерій, який часто застосовується, щоб кваліфікувати ці корпуси, є крок матриці виводів, який повинен бути не більше 1 мм. (uk)
- A chip scale package or chip-scale package (CSP) is a type of integrated circuit package. Originally, CSP was the acronym for chip-size packaging. Since only a few packages are chip size, the meaning of the acronym was adapted to chip-scale packaging. According to IPC's standard J-STD-012, Implementation of Flip Chip and Chip Scale Technology, in order to qualify as chip scale, the package must have an area no greater than 1.2 times that of the die and it must be a single-die, direct surface mountable package. Another criterion that is often applied to qualify these packages as CSPs is their ball pitch should be no more than 1 mm. (en)
- Chip Scale Package (CSP, engl.; zu deutsch Gehäuse in der Größenordnung des Die) ist ein Chipgehäuse von integrierten Schaltungen, bei dem das Gehäuse maximal 20 % mehr Fläche als das Die ausmacht, wozu ersichtlich die Anschlüsse für SMD-Bestückung ohne Bonding mit dem Die verbunden werden müssen. Das CSP stellt somit eine Fortentwicklung des Ball Grid Array (BGA) dar, was auf Ideen von Mitarbeitern von Fujitsu und Hitachi Cable zurückgeht und erstmals von Mitsubishi Electric realisiert wurde. (de)
- 晶片尺寸構裝（Chip Scale Package, CSP）是一種半導體構裝技術。 最早CSP只是晶片尺寸封裝的縮寫。根據IPC的標準J-STD-012, "Implementation of Flip Chip and Chip Scale Technology"，以符合晶片規模，封装必須有一個面積不超過1.2倍，更大的模具和它必須一個單晶片，直接表面貼裝封裝。 由於可攜式電子產品的外形尺寸日趨縮小，富士通和日立電線跟Murakami首次提出了這一概念。然而，第一個概念演示來自三菱電機。 晶片尺寸構裝是在TSOP、球柵陣列（BGA）的基础上，可蝕刻或直接印在矽片，導致在一個包，非常接近矽片的大小：這種包裝被稱為晶圓級芯片規模封裝（WL-CSP）或晶圓級封裝（WLP）。 防潮可靠性優異的CSP型半導體器件依賴於用於製造半導體器件的半導體器件的聚酰亞胺帶薄膜載體。CSP半導體器件的方法，該方法包括： 聚酰亞胺薄膜的主要製造商包括杜邦 （页面存档备份，存于互联网档案馆），Tory Industries （页面存档备份，存于互联网档案馆），Toyotape （页面存档备份，存于互联网档案馆），SKC Kolon PI （页面存档备份，存于互联网档案馆） (zh)
|
| rdfs:label
|
- Chip-scale package (ca)
- Chip Scale Package (de)
- Chip-scale package (en)
- Chip-scale package (uk)
- 晶片尺寸封裝 (zh)
|
| owl:sameAs
| |
| prov:wasDerivedFrom
| |
| foaf:depiction
| |
| foaf:isPrimaryTopicOf
| |
| is dbo:wikiPageDisambiguates
of | |
| is dbo:wikiPageRedirects
of | |
| is dbo:wikiPageWikiLink
of | |
| is foaf:primaryTopic
of | |
