Placement is an essential step in electronic design automation — the portion of the physical design flow that assigns exact locations for various circuit components within the chip's core area. An inferior placement assignment will not only affect the chip's performance but might also make it non-manufacturable by producing excessive wire-length, which is beyond available routing resources. Consequently, a placer must perform the assignment while optimizing a number of objectives to ensure that a circuit meets its performance demands. Together, the placement and routing steps of IC design are known as place and route.

Property Value
dbo:abstract
  • وضع المكونات عملية تصميم تندرج إثر التصنيع الآلي للدوائر الإلكترونية و تتمثل في تخطيط المساحة المتاحة داخل دارة متكاملة أو لوحة إلكترونية مطبوعة من أجل التحديد الدقيق لمواقع كل مكونات الدارة. لهذه العملية تبعية حادة نسبة إلى عملية توجيه الأشرطة الناقلة التي تربط بين مختلف المكونات. يتم تنفيذ هاتين العمليتين عادة من خلال خوارزميات مختلفة تنفذ حسب ترتيب منهجي. فيما يخص الرقاقات المعقدة ، يمثل تسلسل العمليات نفسه مشكلة جدولة شاقة. الممارسة الشائعة تكمن في تكرار العمليتين مع توازي جزئي حتى الحصول على حل مرض. (ar)
  • Die Leiterplattenentflechtung ist ein Arbeitsschritt beim Layoutentwurf (kurz: layouten) von elektronischen Leiterplatten. Dabei wird der entworfene elektrische Schaltplan nach dem manuellen oder automatischen Platzieren (vgl. Autoplacer) der benötigten Bauelemente auf der Leiterplatte in ein Leiterbahnnetzwerk umgesetzt. Sie wird heute fast ausnahmslos am Computer per Hand oder automatisiert mithilfe eines sogenannten Autorouters durchgeführt. CAD-Software zum Leiterplattenentwurf umfasst neben dem Schaltplanentwurf und dessen Simulation oft auch Auto-Platzierer und Autorouter. Damit ein Autorouter sinnvolle Ergebnisse liefern kann, müssen ihm zuvor Designregeln vorgegeben werden. Macht man das nicht, stoßen diese automatischen Funktionen an Grenzen, so dass Leiterbahnen zumindest teilweise manuell verlegt werden müssen. (de)
  • Placement is an essential step in electronic design automation — the portion of the physical design flow that assigns exact locations for various circuit components within the chip's core area. An inferior placement assignment will not only affect the chip's performance but might also make it non-manufacturable by producing excessive wire-length, which is beyond available routing resources. Consequently, a placer must perform the assignment while optimizing a number of objectives to ensure that a circuit meets its performance demands. Together, the placement and routing steps of IC design are known as place and route. A placer takes a given synthesized circuit netlist together with a technology library and produces a valid placement layout. The layout is optimized according to the aforementioned objectives and ready for cell resizing and buffering — a step essential for timing and signal integrity satisfaction. Clock-tree synthesis and Routing follow, completing the physical design process. In many cases, parts of, or the entire, physical design flow are iterated a number of times until design closure is achieved. In the case of application-specific integrated circuits, or ASICs, the chip's core layout area comprises a number of fixed height rows, with either some or no space between them. Each row consists of a number of sites which can be occupied by the circuit components. A free site is a site that is not occupied by any component. Circuit components are either standard cells, macro blocks, or I/O pads. Standard cells have a fixed height equal to a row's height, but have variable widths. The width of a cell is an integral number of sites. On the other hand, blocks are typically larger than cells and have variable heights that can stretch a multiple number of rows. Some blocks can have preassigned locations — say from a previous floorplanning process — which limit the placer's task to assigning locations for just the cells. In this case, the blocks are typically referred to by fixed blocks. Alternatively, some or all of the blocks may not have preassigned locations. In this case, they have to be placed with the cells in what is commonly referred to as mixed-mode placement. In addition to ASICs, placement retains its prime importance in gate array structures such as field-programmable gate arrays (FPGAs). In FPGAs, placement maps the circuit's subcircuits into programmable FPGA logic blocks in a manner that guarantees the completion of the subsequent stage of routing. (en)
  • 布局(英語:placement)是电子设计自动化中的一个重要步骤,在這過程中會把電路元件安置在指定面積的晶片上進行物理设计的流程。如果电路的布局存在設計不良,那么集成电路芯片的性能将会受到影響甚至部份失靈或嚴重的產生故障,而且会因为納米級別的微電路連線設計得不到優化(对连线的配置称为布线),導致晶片的制造效率降低甚至增加了不良品的比率。因此,电路的布局人员必须考虑到对多个参数的优化,以使电路成品能够符合预定的性能要求。 (zh)
dbo:wikiPageExternalLink
dbo:wikiPageID
  • 3473557 (xsd:integer)
dbo:wikiPageLength
  • 9682 (xsd:integer)
dbo:wikiPageRevisionID
  • 961229308 (xsd:integer)
dbo:wikiPageWikiLink
dbp:wikiPageUsesTemplate
dct:subject
rdfs:comment
  • وضع المكونات عملية تصميم تندرج إثر التصنيع الآلي للدوائر الإلكترونية و تتمثل في تخطيط المساحة المتاحة داخل دارة متكاملة أو لوحة إلكترونية مطبوعة من أجل التحديد الدقيق لمواقع كل مكونات الدارة. لهذه العملية تبعية حادة نسبة إلى عملية توجيه الأشرطة الناقلة التي تربط بين مختلف المكونات. يتم تنفيذ هاتين العمليتين عادة من خلال خوارزميات مختلفة تنفذ حسب ترتيب منهجي. فيما يخص الرقاقات المعقدة ، يمثل تسلسل العمليات نفسه مشكلة جدولة شاقة. الممارسة الشائعة تكمن في تكرار العمليتين مع توازي جزئي حتى الحصول على حل مرض. (ar)
  • 布局(英語:placement)是电子设计自动化中的一个重要步骤,在這過程中會把電路元件安置在指定面積的晶片上進行物理设计的流程。如果电路的布局存在設計不良,那么集成电路芯片的性能将会受到影響甚至部份失靈或嚴重的產生故障,而且会因为納米級別的微電路連線設計得不到優化(对连线的配置称为布线),導致晶片的制造效率降低甚至增加了不良品的比率。因此,电路的布局人员必须考虑到对多个参数的优化,以使电路成品能够符合预定的性能要求。 (zh)
  • Die Leiterplattenentflechtung ist ein Arbeitsschritt beim Layoutentwurf (kurz: layouten) von elektronischen Leiterplatten. Dabei wird der entworfene elektrische Schaltplan nach dem manuellen oder automatischen Platzieren (vgl. Autoplacer) der benötigten Bauelemente auf der Leiterplatte in ein Leiterbahnnetzwerk umgesetzt. Sie wird heute fast ausnahmslos am Computer per Hand oder automatisiert mithilfe eines sogenannten Autorouters durchgeführt. (de)
  • Placement is an essential step in electronic design automation — the portion of the physical design flow that assigns exact locations for various circuit components within the chip's core area. An inferior placement assignment will not only affect the chip's performance but might also make it non-manufacturable by producing excessive wire-length, which is beyond available routing resources. Consequently, a placer must perform the assignment while optimizing a number of objectives to ensure that a circuit meets its performance demands. Together, the placement and routing steps of IC design are known as place and route. (en)
rdfs:label
  • وضع المكونات (التصميم الإلكتروني) (ar)
  • Leiterplattenentflechtung (de)
  • Placement (electronic design automation) (en)
  • 布局 (集成电路) (zh)
owl:sameAs
prov:wasDerivedFrom
foaf:isPrimaryTopicOf
is dbo:wikiPageDisambiguates of
is dbo:wikiPageRedirects of
is dbo:wikiPageWikiLink of
is foaf:primaryTopic of