This HTML5 document contains 143 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
dbpedia-dehttp://de.dbpedia.org/resource/
n6http://www.cs.clemson.edu/~mark/
dctermshttp://purl.org/dc/terms/
yago-reshttp://yago-knowledge.org/resource/
dbohttp://dbpedia.org/ontology/
foafhttp://xmlns.com/foaf/0.1/
dbpedia-kohttp://ko.dbpedia.org/resource/
dbpedia-eshttp://es.dbpedia.org/resource/
n32https://global.dbpedia.org/id/
dbpedia-trhttp://tr.dbpedia.org/resource/
yagohttp://dbpedia.org/class/yago/
dbthttp://dbpedia.org/resource/Template:
dbpedia-ruhttp://ru.dbpedia.org/resource/
n5http://www.cs.clemson.edu/~mark/464/
dbpedia-ukhttp://uk.dbpedia.org/resource/
rdfshttp://www.w3.org/2000/01/rdf-schema#
dbpedia-srhttp://sr.dbpedia.org/resource/
freebasehttp://rdf.freebase.com/ns/
dbpedia-plhttp://pl.dbpedia.org/resource/
dbpedia-fahttp://fa.dbpedia.org/resource/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
owlhttp://www.w3.org/2002/07/owl#
dbpedia-ithttp://it.dbpedia.org/resource/
wikipedia-enhttp://en.wikipedia.org/wiki/
dbpedia-zhhttp://zh.dbpedia.org/resource/
dbpedia-frhttp://fr.dbpedia.org/resource/
dbphttp://dbpedia.org/property/
provhttp://www.w3.org/ns/prov#
dbchttp://dbpedia.org/resource/Category:
xsdhhttp://www.w3.org/2001/XMLSchema#
dbpedia-idhttp://id.dbpedia.org/resource/
goldhttp://purl.org/linguistics/gold/
wikidatahttp://www.wikidata.org/entity/
dbrhttp://dbpedia.org/resource/
dbpedia-jahttp://ja.dbpedia.org/resource/

Statements

Subject Item
dbr:List_of_computing_and_IT_abbreviations
dbo:wikiPageWikiLink
dbr:Explicitly_parallel_instruction_computing
Subject Item
dbr:History_of_general-purpose_CPUs
dbo:wikiPageWikiLink
dbr:Explicitly_parallel_instruction_computing
Subject Item
dbr:Wide-issue
dbo:wikiPageWikiLink
dbr:Explicitly_parallel_instruction_computing
Subject Item
dbr:Comparison_of_instruction_set_architectures
dbo:wikiPageWikiLink
dbr:Explicitly_parallel_instruction_computing
Subject Item
dbr:Computer_engineering_compendium
dbo:wikiPageWikiLink
dbr:Explicitly_parallel_instruction_computing
Subject Item
dbr:Transport_triggered_architecture
dbo:wikiPageWikiLink
dbr:Explicitly_parallel_instruction_computing
Subject Item
dbr:Burroughs_large_systems
dbo:wikiPageWikiLink
dbr:Explicitly_parallel_instruction_computing
Subject Item
dbr:Epic
dbo:wikiPageWikiLink
dbr:Explicitly_parallel_instruction_computing
dbo:wikiPageDisambiguates
dbr:Explicitly_parallel_instruction_computing
Subject Item
dbr:Itanium
dbo:wikiPageWikiLink
dbr:Explicitly_parallel_instruction_computing
Subject Item
dbr:Explicitly_Parallel_Instruction_Computing
dbo:wikiPageWikiLink
dbr:Explicitly_parallel_instruction_computing
dbo:wikiPageRedirects
dbr:Explicitly_parallel_instruction_computing
Subject Item
dbr:Instruction-level_parallelism
dbo:wikiPageWikiLink
dbr:Explicitly_parallel_instruction_computing
Subject Item
dbr:Instruction_set_architecture
dbo:wikiPageWikiLink
dbr:Explicitly_parallel_instruction_computing
Subject Item
dbr:X86
dbo:wikiPageWikiLink
dbr:Explicitly_parallel_instruction_computing
Subject Item
dbr:Explicitly_parallel_instruction_computing
rdf:type
yago:Microprocessor103760310 yago:Whole100003553 yago:Device103183080 yago:PhysicalEntity100001930 yago:Conductor103088707 yago:Artifact100021939 yago:SemiconductorDevice104171831 yago:Chip103020034 yago:Instrumentality103575240 yago:WikicatMicroprocessors yago:Object100002684
rdfs:label
Explicitly parallel instruction computing EPIC 아키텍처 EPIC (архитектура микропроцессора) Explicitly Parallel Instruction Computing EPIC (informática) EPIC Explicitly parallel instruction computing 顯式並行指令運算 Explicitly Parallel Instruction Computing Explicitly parallel instruction computing EPIC (paradigma komputasi) EPICアーキテクチャ
rdfs:comment
EPIC (explicitly parallel instruction computing, littéralement informatique à instruction explicitement parallèle) est un type d'architecture de microprocesseurs, utilisé entre autres dans les DSP et par Intel pour les microprocesseurs Itanium et Itanium 2. Sur un Itanium, l'organisation d'un mot est la suivante : 3 instructions de 41 bits chacune, et un template de 5 bits qui détaille les dépendances inter-instructions (et éventuellement par rapport aux mots précédents/suivants), soit 128 bits (3 x 41 + 5). Procesamiento de instrucciones explícitamente en paralelo (del inglés EPIC: Explicitly Parallel Instruction Computing) es un paradigma de programación que comenzó a investigarse a principios de los años 80 y se convirtió en una patente estadounidense 4,847,755 (Gordon Morrison, et. al). Este paradigma también se conoce como arquitecturas de Independencia. Fue utilizado por Intel y HP para el desarrollo de la arquitectura de Intel IA-64 y se ha implementado en la línea de procesadores de servidor Intel Itanium e Itanium 2. El objetivo de EPIC era aumentar la capacidad de los microprocesadores para ejecutar instrucciones de software en paralelo mediante el uso del compilador, en lugar de la compleja circuitería en cápsula (die), para identificar y aprovechar las oportunidades para la ejecuci EPICアーキテクチャ（エピック・アーキテクチャ）は、VLIWをベースに改良が施されたコンピュータ・アーキテクチャ。インテルおよびヒューレット・パッカードが、IA-64（Itanium）で開発・採用した。Explicitly Parallel Instruction Computing Architectureの略。 Explicitly parallel instruction computing (EPIC) è un paradigma di architettura per microprocessori sviluppata verso la fine degli novanta. Questo paradigma è stato sviluppato da Intel e HP e ha portato allo sviluppo dell'architettura dell'Intel IA-64 utilizzata nei processori Itanium e Itanium 2. L'obiettivo di EPIC è lo sviluppo di processori in grado di eseguire in modo nativo ed efficiente codice parallelo senza dover utilizzare complesse strutture hardware all'interno del processore ma demandando la maggior parte dei problemi di parallelizzazione al compilatore. Questo permette di ottenere un aumento regolare e costante delle prestazioni senza innalzare eccessivamente la frequenza di funzionamento dei processori evitando consumi eccessivi e problemi di dissipazione. Explicitly parallel instruction computing (EPIC) is a term coined in 1997 by the HP–Intel alliance to describe a computing paradigm that researchers had been investigating since the early 1980s. This paradigm is also called Independence architectures. It was the basis for Intel and HP development of the Intel Itanium architecture, and HP later asserted that "EPIC" was merely an old term for the Itanium architecture. EPIC permits microprocessors to execute software instructions in parallel by using the compiler, rather than complex on-die circuitry, to control parallel instruction execution. This was intended to allow simple performance scaling without resorting to higher clock frequencies. Explicitly Parallel Instruction Computing, EPIC – architektura 64-bitowa, zaprojektowana przez Hewlett-Packard i Intel, opierająca się na 128 rejestrach ogólnego przeznaczenia i zmiennoprzecinkowych; odmiana architektury VLIW. Pierwszą 64-bitową architekturą Intela opierającą się na modelu EPIC jest IA-64 (Intel Architecture-64). Do wykonywania zadań architektura wykorzystuje ładowanie spekulatywne (ang. speculative loading), przewidywanie (ang. prediction) i (ang. explicit parallelism). EPIC (англ. explicitly parallel instruction computing) — мікропроцесорна архітектура з явним паралелізмом команд. Термін введений в 1997 році альянсом HP і Intel для архітектури Intel Itanium. EPIC дозволяє мікропроцесору виконувати інструкції паралельно, спираючись на роботу компілятора, а не виявляючи можливість паралельної роботи інструкцій за допомогою спеціальних схем. У теорії, це могло спростити масштабування обчислювальної потужності процесора без збільшення тактової частоти. Das Explicitly Parallel Instruction Computing (EPIC) bezeichnet ein Programmierparadigma einer Befehlssatzarchitektur (englisch Instruction Set Architecture, kurz ISA) und der Verarbeitungsstruktur einer Familie von Mikroprozessoren, z. B. Itanium. Bei der Programmierung von EPIC-CPUs wird die Parallelisierung der Befehle eines Instruktionsstromes explizit vorgenommen. Die ISA hat Eigenschaften, die die explizite Parallelisierung unterstützen, während eine herkömmliche ISA von einer sequentiellen Abarbeitung der Befehle ausgeht. Ein Programm, das in einer Nicht-EPIC-Maschinensprache vorliegt, kann auch parallelisiert werden, aber es ist bei der Ausführung eine komplexe Logik notwendig, um parallel ausführbare Instruktionen zu identifizieren, da das Befehlsformat keine Aussagen über paralle EPIC 아키텍처(Explicity Parallel Instruction Computing)는 병렬 처리 기술을 통해 처리 능력을 향상하여 병목 현상을 줄이고 프로세서의 성능을 높이는 기술이다. 1980년대 초 이후로 연구원들이 탐구해온 컴퓨팅 패러다임을 기술하기 위해 1997년에 HP-인텔 연합에 의해 만들어진 용어이다. 이 패러다임은 "인디펜던스(Independence) 아키텍처"라고도 부른다. 인텔 아이테니엄 아키텍처에 대한 인텔과 HP 개발의 토대였으며 HP는 나중에 "EPIC"을 아이테니엄 구조의 옛 용어로 주장하였다. EPIC (англ. explicitly parallel instruction computing — «вычисление с явным параллелизмом машинных команд») — класс микропроцессорных архитектур с явным параллелизмом команд. Термин введён в 1997 году альянсом HP и Intel для разрабатываемой архитектуры Intel Itanium. EPIC позволяет микропроцессору выполнять инструкции параллельно, опираясь на информацию от компилятора, а не выявляя возможность параллельной работы инструкций при помощи специальных схем во время исполнения. В теории, это могло упростить масштабирование вычислительной мощности процессора без увеличения тактовой частоты. 显式并行指令运算（英文：Explicitly Parallel Instruction Computing，縮寫：EPIC）是一种指令集架构，由HP和Intel联合开发。EPIC允许处理器根据编译器的调度并行执行指令而不用增加硬件复杂性，该架构由超长指令字架构发展而来，并做了大量改进。
dcterms:subject
dbc:Very_long_instruction_word_computing dbc:Instruction_processing
dbo:wikiPageID
685151
dbo:wikiPageRevisionID
1123554934
dbo:wikiPageWikiLink
dbr:Not_a_thing_(computing) dbr:Clock_rate dbr:Register_file dbr:Instruction_set dbr:Die_(integrated_circuit) dbr:Wen-mei_Hwu dbr:Gelato_Federation dbr:Memory_hierarchy dbr:Intel dbr:Itanium dbr:Instruction-level_parallelism dbr:PlayDoh dbr:Loop_unrolling dbr:Branch_predication dbr:Impact_(research_group) dbr:Hewlett-Packard dbr:Computing_paradigm dbr:Instruction_per_cycle dbr:Instruction_level_parallelism dbr:Reduced_instruction_set_computer dbr:Stop_bit dbr:CPU_cache dbr:Computer_architecture dbr:Execution_unit dbr:Register_renaming dbr:Register_window dbr:Superscalar_processor dbc:Very_long_instruction_word_computing dbr:DRAM dbr:Complex_instruction_set_computer dbr:Speculative_execution dbr:Compiler dbr:Very_long_instruction_word dbr:Backward_compatibility dbc:Instruction_processing dbr:Software_pipelining dbr:Superscalar dbr:Wide-issue dbr:Parallel_computing dbr:University_of_Illinois_at_Urbana–Champaign
dbo:wikiPageExternalLink
n5:acmse_epic.pdf n6:epic.html
owl:sameAs
dbpedia-pl:Explicitly_Parallel_Instruction_Computing dbpedia-it:Explicitly_parallel_instruction_computing dbpedia-tr:EPIC dbpedia-es:EPIC_(informática) dbpedia-de:Explicitly_Parallel_Instruction_Computing yago-res:Explicitly_parallel_instruction_computing dbpedia-fr:Explicitly_parallel_instruction_computing dbpedia-ja:EPICアーキテクチャ dbpedia-fa:رایانش_موازی_صریح_دستورالعمل‌ها dbpedia-id:EPIC_(paradigma_komputasi) dbpedia-uk:EPIC freebase:m.032tx_ wikidata:Q1201158 dbpedia-zh:顯式並行指令運算 dbpedia-ru:EPIC_(архитектура_микропроцессора) n32:EdYV dbpedia-ko:EPIC_아키텍처 dbpedia-sr:EPIC
dbp:wikiPageUsesTemplate
dbt:Reflist dbt:Refimprove dbt:Short_description dbt:CPU_technologies dbt:Clarify
dbo:abstract
EPIC (англ. explicitly parallel instruction computing — «вычисление с явным параллелизмом машинных команд») — класс микропроцессорных архитектур с явным параллелизмом команд. Термин введён в 1997 году альянсом HP и Intel для разрабатываемой архитектуры Intel Itanium. EPIC позволяет микропроцессору выполнять инструкции параллельно, опираясь на информацию от компилятора, а не выявляя возможность параллельной работы инструкций при помощи специальных схем во время исполнения. В теории, это могло упростить масштабирование вычислительной мощности процессора без увеличения тактовой частоты. Explicitly parallel instruction computing (EPIC) è un paradigma di architettura per microprocessori sviluppata verso la fine degli novanta. Questo paradigma è stato sviluppato da Intel e HP e ha portato allo sviluppo dell'architettura dell'Intel IA-64 utilizzata nei processori Itanium e Itanium 2. L'obiettivo di EPIC è lo sviluppo di processori in grado di eseguire in modo nativo ed efficiente codice parallelo senza dover utilizzare complesse strutture hardware all'interno del processore ma demandando la maggior parte dei problemi di parallelizzazione al compilatore. Questo permette di ottenere un aumento regolare e costante delle prestazioni senza innalzare eccessivamente la frequenza di funzionamento dei processori evitando consumi eccessivi e problemi di dissipazione. EPIC 아키텍처(Explicity Parallel Instruction Computing)는 병렬 처리 기술을 통해 처리 능력을 향상하여 병목 현상을 줄이고 프로세서의 성능을 높이는 기술이다. 1980년대 초 이후로 연구원들이 탐구해온 컴퓨팅 패러다임을 기술하기 위해 1997년에 HP-인텔 연합에 의해 만들어진 용어이다. 이 패러다임은 "인디펜던스(Independence) 아키텍처"라고도 부른다. 인텔 아이테니엄 아키텍처에 대한 인텔과 HP 개발의 토대였으며 HP는 나중에 "EPIC"을 아이테니엄 구조의 옛 용어로 주장하였다. 显式并行指令运算（英文：Explicitly Parallel Instruction Computing，縮寫：EPIC）是一种指令集架构，由HP和Intel联合开发。EPIC允许处理器根据编译器的调度并行执行指令而不用增加硬件复杂性，该架构由超长指令字架构发展而来，并做了大量改进。 EPIC (англ. explicitly parallel instruction computing) — мікропроцесорна архітектура з явним паралелізмом команд. Термін введений в 1997 році альянсом HP і Intel для архітектури Intel Itanium. EPIC дозволяє мікропроцесору виконувати інструкції паралельно, спираючись на роботу компілятора, а не виявляючи можливість паралельної роботи інструкцій за допомогою спеціальних схем. У теорії, це могло спростити масштабування обчислювальної потужності процесора без збільшення тактової частоти. Das Explicitly Parallel Instruction Computing (EPIC) bezeichnet ein Programmierparadigma einer Befehlssatzarchitektur (englisch Instruction Set Architecture, kurz ISA) und der Verarbeitungsstruktur einer Familie von Mikroprozessoren, z. B. Itanium. Bei der Programmierung von EPIC-CPUs wird die Parallelisierung der Befehle eines Instruktionsstromes explizit vorgenommen. Die ISA hat Eigenschaften, die die explizite Parallelisierung unterstützen, während eine herkömmliche ISA von einer sequentiellen Abarbeitung der Befehle ausgeht. Ein Programm, das in einer Nicht-EPIC-Maschinensprache vorliegt, kann auch parallelisiert werden, aber es ist bei der Ausführung eine komplexe Logik notwendig, um parallel ausführbare Instruktionen zu identifizieren, da das Befehlsformat keine Aussagen über parallelisierbare Instruktionen macht. Eine EPIC-CPU arbeitet nach dem Prinzip der in-order Execution, im Gegensatz zur out-of-order execution der superskalaren CPUs. Die Motivation zur Entwicklung eines EPIC-Prozessors ist die Reduktion der Logikgatter des Prozessors. Der nun frei gewordene Platz kann dazu benutzt werden, weitere funktionale Einheiten (z. B. Rechenwerke) in die CPU zu integrieren, um * die Anzahl der parallel ausführbaren Operationen zu erhöhen, * größere Caches in den Prozessor zu integrieren, * den Einfluss des Flaschenhalses Hauptspeicher zu verringern oder * den Stromverbrauch, die Verlustleistung und damit die Wärmeabgabe zu reduzieren. Die out-of-order execution ist teilweise auch aus dem Zwang zur Rückwärtskompatibilität zu älteren Prozessoren entstanden. Da das Befehlsformat eines älteren Prozessors weiterhin unterstützt werden musste, konnten Verbesserungen zur parallelen Ausführung nur unter der Haube geschehen. Prinzipiell ist es aber möglich, den Compiler mit dieser Aufgabe zu betrauen, und in den meisten Fällen ist ein Compiler für diese Aufgabe besser geeignet, da er mehr Zeit auf die Optimierung aufwenden kann und Zugriff auf mehr Informationen über den Programmfluss hat. Explicitly parallel instruction computing (EPIC) is a term coined in 1997 by the HP–Intel alliance to describe a computing paradigm that researchers had been investigating since the early 1980s. This paradigm is also called Independence architectures. It was the basis for Intel and HP development of the Intel Itanium architecture, and HP later asserted that "EPIC" was merely an old term for the Itanium architecture. EPIC permits microprocessors to execute software instructions in parallel by using the compiler, rather than complex on-die circuitry, to control parallel instruction execution. This was intended to allow simple performance scaling without resorting to higher clock frequencies. EPIC (explicitly parallel instruction computing, littéralement informatique à instruction explicitement parallèle) est un type d'architecture de microprocesseurs, utilisé entre autres dans les DSP et par Intel pour les microprocesseurs Itanium et Itanium 2. La philosophie de l'EPIC repose sur la disparition du réordonnancement à l'exécution : les instructions sont exécutées dans l'ordre exact dans lequel le compilateur les a disposées, mais celui-ci précise les instructions à exécuter en parallèle. Cela économise l'unité de réordonnancement dont la complexité est au carré du nombre d'unités gérées en parallèle. Néanmoins cette économie matérielle a un coût : l'effort d'optimisation repose sur le compilateur, qui a la charge d'organiser statiquement les dépendances inter-instructions. Par rapport à une architecture VLIW, les architectures EPIC ajoutent de nombreuses fonctionnalités, comme l'exécution conditionnelle des instructions et l'exécution spéculative, voire le renommage de registres, tous décidés de manière statique par le compilateur. Elles cherchent ainsi à représenter un stade intermédiaire entre les processeurs superscalaires et VLIW. Sur un Itanium, l'organisation d'un mot est la suivante : 3 instructions de 41 bits chacune, et un template de 5 bits qui détaille les dépendances inter-instructions (et éventuellement par rapport aux mots précédents/suivants), soit 128 bits (3 x 41 + 5). EPIC est considéré par ses promoteurs comme un successeur du RISC : comme les architectures RISC, il fait reposer de nombreuses optimisations sur le compilateur, mais les architectures EPIC mettent l'accent sur le parallélisme entre instructions. EPICアーキテクチャ（エピック・アーキテクチャ）は、VLIWをベースに改良が施されたコンピュータ・アーキテクチャ。インテルおよびヒューレット・パッカードが、IA-64（Itanium）で開発・採用した。Explicitly Parallel Instruction Computing Architectureの略。 Explicitly Parallel Instruction Computing, EPIC – architektura 64-bitowa, zaprojektowana przez Hewlett-Packard i Intel, opierająca się na 128 rejestrach ogólnego przeznaczenia i zmiennoprzecinkowych; odmiana architektury VLIW. Pierwszą 64-bitową architekturą Intela opierającą się na modelu EPIC jest IA-64 (Intel Architecture-64). Do wykonywania zadań architektura wykorzystuje ładowanie spekulatywne (ang. speculative loading), przewidywanie (ang. prediction) i (ang. explicit parallelism). Procesamiento de instrucciones explícitamente en paralelo (del inglés EPIC: Explicitly Parallel Instruction Computing) es un paradigma de programación que comenzó a investigarse a principios de los años 80 y se convirtió en una patente estadounidense 4,847,755 (Gordon Morrison, et. al). Este paradigma también se conoce como arquitecturas de Independencia. Fue utilizado por Intel y HP para el desarrollo de la arquitectura de Intel IA-64 y se ha implementado en la línea de procesadores de servidor Intel Itanium e Itanium 2. El objetivo de EPIC era aumentar la capacidad de los microprocesadores para ejecutar instrucciones de software en paralelo mediante el uso del compilador, en lugar de la compleja circuitería en cápsula (die), para identificar y aprovechar las oportunidades para la ejecución en paralelo. Esto permitiría escalar el rendimiento más rápidamente en los futuros diseños de procesadores, sin tener que recurrir a frecuencias de reloj cada vez más altas, las cuales se han convertido desde ese momento en una problemática importante debido a problemas de alimentación y refrigeración.
gold:hypernym
dbr:Term
prov:wasDerivedFrom
wikipedia-en:Explicitly_parallel_instruction_computing?oldid=1123554934&ns=0
dbo:wikiPageLength
7420
foaf:isPrimaryTopicOf
wikipedia-en:Explicitly_parallel_instruction_computing
Subject Item
dbr:IA-64
dbo:wikiPageWikiLink
dbr:Explicitly_parallel_instruction_computing
dbp:design
dbr:Explicitly_parallel_instruction_computing
Subject Item
dbr:Very_long_instruction_word
dbo:wikiPageWikiLink
dbr:Explicitly_parallel_instruction_computing
Subject Item
dbr:ST200_family
dbo:wikiPageWikiLink
dbr:Explicitly_parallel_instruction_computing
Subject Item
dbr:Superscalar_processor
dbo:wikiPageWikiLink
dbr:Explicitly_parallel_instruction_computing
Subject Item
dbr:Epic_architecture
dbo:wikiPageWikiLink
dbr:Explicitly_parallel_instruction_computing
dbo:wikiPageRedirects
dbr:Explicitly_parallel_instruction_computing
Subject Item
dbr:Intel_EPIC
dbo:wikiPageWikiLink
dbr:Explicitly_parallel_instruction_computing
dbo:wikiPageRedirects
dbr:Explicitly_parallel_instruction_computing
Subject Item
wikipedia-en:Explicitly_parallel_instruction_computing
foaf:primaryTopic
dbr:Explicitly_parallel_instruction_computing