About: Verilog-A

Property	Value
dbo:abstract	Verilog-A es un lenguaje de modelamiento estándar en la industria para circuitos analógicos. Es un 'subset' de Verilog-AMS con la característica de ser continuo a través del tiempo. (es) Verilog-A is an industry standard modeling language for analog circuits. It is the continuous-time subset of Verilog-AMS. A few commercial applications may export MEMS designs in Verilog-A format. (en) Verilog-A是一种针对模拟电路的工业标准模型语言，它是 Verilog-AMS的连续时间子集。 Verilog-A被设计用来对Spectre电路仿真器（Spectre Circuit Simulator）的行为级描述进行标准化，以实现与VHDL（另一个IEEE标准支持的硬件描述语言）。它从其他语言（例如MAST）吸收了对模拟电路的支持。国际Verilog开放组织（Open Verilog International, OVI）支持 Verilog的标准化，使得Verilog-A作为整个Verilog-AMS计划的一部分，从而实现对模拟电路和数字电路设计的处理能力。Verilog-A是Verilog-AMS项目的最初阶段发展起来的。不过，Verilog的开发进展与Verilog-AMS延迟不同，而当时Verilog被纳入了IEEE 1364标准，这就使得Verilog-AMS被遗留给了Accellera公司。因此最初的单一语言标准的目标并没有实现。 (zh)
dbo:wikiPageExternalLink	http://www.eda.org/verilog-ams/ http://designers-guide.org/Books/dg-vams/index.html http://www.verilogams.com http://www.designers-guide.org/VerilogAMS http://www.accellera.org/downloads/standards/v-ams http://www.eda.org/verilog-ams/hm/ http://www.eda.org/verilog-ams/htmlpages/dod.html http://www.eda.org/verilog-ams/htmlpages/lit.html
dbo:wikiPageID	7649454 (xsd:integer)
dbo:wikiPageLength	5555 (xsd:nonNegativeInteger)
dbo:wikiPageRevisionID	1062479451 (xsd:integer)
dbo:wikiPageWikiLink	dbr:Programming_language_reference dbr:VHDL dbr:Verilog dbr:Verilog-AMS dbr:Spectre_Circuit_Simulator dbr:Accellera dbr:BSIM dbr:ADMS dbc:Hardware_description_languages dbr:SystemVerilog dbr:Ngspice dbr:C_programming_language dbr:MEMS
dbp:wikiPageUsesTemplate	dbt:Cleanup dbt:Multiple_issues dbt:Refimprove dbt:Reflist dbt:Programmable_Logic
dcterms:subject	dbc:Hardware_description_languages
gold:hypernym	dbr:Language
rdf:type	dbo:Language yago:Abstraction100002137 yago:Communication100033020 yago:Language106282651 yago:WikicatHardwareDescriptionLanguages
rdfs:comment	Verilog-A es un lenguaje de modelamiento estándar en la industria para circuitos analógicos. Es un 'subset' de Verilog-AMS con la característica de ser continuo a través del tiempo. (es) Verilog-A is an industry standard modeling language for analog circuits. It is the continuous-time subset of Verilog-AMS. A few commercial applications may export MEMS designs in Verilog-A format. (en) Verilog-A是一种针对模拟电路的工业标准模型语言，它是 Verilog-AMS的连续时间子集。 Verilog-A被设计用来对Spectre电路仿真器（Spectre Circuit Simulator）的行为级描述进行标准化，以实现与VHDL（另一个IEEE标准支持的硬件描述语言）。它从其他语言（例如MAST）吸收了对模拟电路的支持。国际Verilog开放组织（Open Verilog International, OVI）支持 Verilog的标准化，使得Verilog-A作为整个Verilog-AMS计划的一部分，从而实现对模拟电路和数字电路设计的处理能力。Verilog-A是Verilog-AMS项目的最初阶段发展起来的。不过，Verilog的开发进展与Verilog-AMS延迟不同，而当时Verilog被纳入了IEEE 1364标准，这就使得Verilog-AMS被遗留给了Accellera公司。因此最初的单一语言标准的目标并没有实现。 (zh)
rdfs:label	Verilog-A (es) Verilog-A (en) Verilog-A (zh)
owl:sameAs	freebase:Verilog-A yago-res:Verilog-A wikidata:Verilog-A dbpedia-es:Verilog-A dbpedia-zh:Verilog-A https://global.dbpedia.org/id/4x9H4
prov:wasDerivedFrom	wikipedia-en:Verilog-A?oldid=1062479451&ns=0
foaf:isPrimaryTopicOf	wikipedia-en:Verilog-A
is dbo:wikiPageRedirects of	dbr:VerilogA
is dbo:wikiPageWikiLink of	dbr:Cadence_Design_Systems dbr:Electronic_circuit_simulation dbr:SmartSpice dbr:Verilog dbr:Verilog-AMS dbr:Comparison_of_EDA_software dbr:Spectre_Circuit_Simulator dbr:Flow_to_HDL dbr:Ken_Kundert dbr:BSIM dbr:ADMS dbr:TINA_(program) dbr:Quite_Universal_Circuit_Simulator dbr:Multigate_device dbr:VerilogA
is foaf:primaryTopic of	wikipedia-en:Verilog-A