| dbo:abstract
|
- The Advanced eXtensible Interface (AXI), is an on-chip communication bus protocol developed by ARM. It is part of the Advanced Microcontroller Bus Architecture 3 (AXI3) and 4 (AXI4) specifications. AXI has been introduced in 2003 with the AMBA3 specification. In 2010, a new revision of AMBA, AMBA4, defined the AXI4, AXI4-Lite and AXI4-Stream protocol. AXI is royalty-free and its specification is freely available from ARM. AMBA AXI specifies many optional signals, which can be included depending on the specific requirements of the design, making AXI a versatile bus for numerous applications. While the communication over an AXI bus is between a single initiator and a single target, the specification includes detailed description and signals to include N:M interconnects, able to extend the bus to topologies with more initiators and targets. AMBA AXI4, AXI4-Lite and AXI4-Stream have been adopted by Xilinx and many of its partners as main communication buses in their products. (en)
- Advanced eXtensible Interface (AXI) は、ARM 3 (AXI 3) および4 (AXI 4) 仕様の一部であり、主にオンチップ通信用に設計されたパラレル高性能、同期、高周波、マルチマスター、マルチスレーブ通信インターフェイスである。 AXIは2003年にAMBA 3仕様で導入された。2010年、AMBAの新しいリビジョンであるAMBA 4によって、AXI 4、AXI 4-Lite、AXI 4-Streamプロトコルが定義された。AXIはであり、その仕様はARMから無償で入手できる。 AXIは、次のような機能を持つ。
* アドレス/制御とデータフェーズを分離
* アラインメントされていないデータアクセスに対応
* 開始アドレスを一度送信するだけでの、バースト・ベースの転送
* 個別の独立した読み取りおよび書き込みチャネル
* 未処理のトランザクションのサポート
* 同じマスターポート上で異なるスレッドIDを持つトランザクションの順不同トランザクション完了のサポート（同じスレッドIDを持つ同じマスターポートでのトランザクションは、順番に完了する必要があります。さらに、異なるマスターポートでは相互に順不同で完了する場合がある）
* アトミック操作のサポート AMBA AXIは多くのオプション信号を規定しているが、これは設計の特定の要件に応じてオプションで含めることができ、AXIを多くのアプリケーションのための汎用バスにしている。 AXIバスを介した通信は単一のマスターと単一のスレーブ間で行われるが、仕様にはN:M相互接続を含めるための詳細な説明と信号が含まれている。これにより、より多くのマスターとスレーブを備えたトポロジにバスを拡張できる。 AMBA AXI4、AXI4-Lite、およびAXI4-Streamは、ザイリンクスおよびそのパートナーの多くによって、彼らの製品の主要な通信バスとして採用されている。 (ja)
|
| dbo:thumbnail
| |
| dbo:wikiPageExternalLink
| |
| dbo:wikiPageID
| |
| dbo:wikiPageLength
|
- 18751 (xsd:nonNegativeInteger)
|
| dbo:wikiPageRevisionID
| |
| dbo:wikiPageWikiLink
| |
| dbp:align
| |
| dbp:alt
|
- AXI read channels (en)
- AXI write channels (en)
|
| dbp:caption
|
- AXI Read Address and Read Data channels. (en)
- AXI Write Address, Write Data and Write Response channels. (en)
|
| dbp:group
| |
| dbp:image
|
- AXI read channels.svg (en)
- AXI write channels.svg (en)
|
| dbp:name
|
- axi34difference (en)
- axi4only (en)
|
| dbp:totalWidth
| |
| dbp:wikiPageUsesTemplate
| |
| dct:subject
| |
| rdfs:comment
|
- The Advanced eXtensible Interface (AXI), is an on-chip communication bus protocol developed by ARM. It is part of the Advanced Microcontroller Bus Architecture 3 (AXI3) and 4 (AXI4) specifications. AXI has been introduced in 2003 with the AMBA3 specification. In 2010, a new revision of AMBA, AMBA4, defined the AXI4, AXI4-Lite and AXI4-Stream protocol. AXI is royalty-free and its specification is freely available from ARM. AMBA AXI specifies many optional signals, which can be included depending on the specific requirements of the design, making AXI a versatile bus for numerous applications. (en)
- Advanced eXtensible Interface (AXI) は、ARM 3 (AXI 3) および4 (AXI 4) 仕様の一部であり、主にオンチップ通信用に設計されたパラレル高性能、同期、高周波、マルチマスター、マルチスレーブ通信インターフェイスである。 AXIは2003年にAMBA 3仕様で導入された。2010年、AMBAの新しいリビジョンであるAMBA 4によって、AXI 4、AXI 4-Lite、AXI 4-Streamプロトコルが定義された。AXIはであり、その仕様はARMから無償で入手できる。 AXIは、次のような機能を持つ。
* アドレス/制御とデータフェーズを分離
* アラインメントされていないデータアクセスに対応
* 開始アドレスを一度送信するだけでの、バースト・ベースの転送
* 個別の独立した読み取りおよび書き込みチャネル
* 未処理のトランザクションのサポート
* 同じマスターポート上で異なるスレッドIDを持つトランザクションの順不同トランザクション完了のサポート（同じスレッドIDを持つ同じマスターポートでのトランザクションは、順番に完了する必要があります。さらに、異なるマスターポートでは相互に順不同で完了する場合がある）
* アトミック操作のサポート (ja)
|
| rdfs:label
|
- Advanced eXtensible Interface (en)
- Advanced eXtensible Interface (ja)
|
| owl:sameAs
| |
| prov:wasDerivedFrom
| |
| foaf:depiction
| |
| foaf:isPrimaryTopicOf
| |
| is dbo:wikiPageWikiLink
of | |
| is foaf:primaryTopic
of | |
