About: Unibus     Goto   Sponge   NotDistinct   Permalink

An Entity of Type : yago:PhysicalEntity100001930, within Data Space : dbpedia.org associated with source document(s)
QRcode icon
http://dbpedia.org/describe/?url=http%3A%2F%2Fdbpedia.org%2Fresource%2FUnibus

The Unibus was the earliest of several computer bus and backplane designs used with PDP-11 and early VAX systems manufactured by the Digital Equipment Corporation (DEC) of Maynard, Massachusetts. The Unibus was developed around 1969 by Gordon Bell and student Harold McFarland while at Carnegie Mellon University.

AttributesValues
rdf:type
rdfs:label
  • Unibus
  • Unibus
  • Unibus
  • Unibus
  • Unibus
rdfs:comment
  • Unibus fue el primero de varios buses de ordenador y diseños de backplane usados en los PDP-11 y en los sistemas VAX iniciales fabricados por la empresa Digital Equipment Corporation (DEC) de Maynard, Massachusetts. El Unibus se desarrolló hacia 1969 por Gordon Bell y el estudiante Harold McFarland mientras estaba en la Universidad Carnegie Mellon.​
  • Unibus(ユニバス)は、ディジタル・イクイップメント・コーポレーションが製造したPDP-11や初期のVAXで使用された初期のバス技術の一種。 Unibusは72本の信号線から構成される(36本×2コネクタ)。電力供給線と接地線を除くと、56本の信号線から構成されている。バックプレーンやケーブルの形で存在する。ひとつのUnibusセグメントには最大20ノードのデバイスが接続可能で、セグメントとセグメントをバスリピーターで接続することもできる。 このバスは完全な非同期で、高速なデバイスと低速なデバイスの混在が可能である。バス調停(arbitration; 次のバスマスターを選択する動作)のオーバーラップが可能であり、現在のバスマスターがデータ転送をしている間に調停を行うことができる。アドレス信号線は18本であり、アドレス空間は最大256Kバイトとなる。PDP-11アーキテクチャでは、先頭8KバイトがメモリマップされたI/Oデバイスのレジスタ用に予約されていた。 2本の制御線(C0とC1)は以下のような4種類のデータ転送サイクルを選択可能とした:
  • The Unibus was the earliest of several computer bus and backplane designs used with PDP-11 and early VAX systems manufactured by the Digital Equipment Corporation (DEC) of Maynard, Massachusetts. The Unibus was developed around 1969 by Gordon Bell and student Harold McFarland while at Carnegie Mellon University.
  • Unibus — первая компьютерная шина, использовавшаяся в компьютерах PDP-11 и ранних VAX, производившихся Digital Equipment Corporation (DEC). Unibus состоял из 72 проводов или 56, если не считать питания и заземления. К одному сегменту Unibus можно подключить до 20 устройств; дополнительные устройства могли быть подключены через повторитель. Шина была полностью асинхронной, что позволяло подключать как быстрые, так и медленные устройства. 18 адресных линий позволяли адресовать до 256 КБ. Обычно верхние 8 КБ резервировались для регистров устройств в архитектуре PDP-11.
sameAs
name
  • Unibus
foaf:depiction
  • External Image
  • External Image
  • External Image
dct:subject
Wikipage page ID
Wikipage revision ID
Link from a Wikipage to another Wikipage
dbp:wikiPageUsesTemplate
caption
  • Unibus backplane and two printed circuit boards
fullname
  • Unibus
style
  • p
width
invent-name
thumbnail
prov:wasDerivedFrom
page length (characters) of wiki page
has abstract
  • Unibus fue el primero de varios buses de ordenador y diseños de backplane usados en los PDP-11 y en los sistemas VAX iniciales fabricados por la empresa Digital Equipment Corporation (DEC) de Maynard, Massachusetts. El Unibus se desarrolló hacia 1969 por Gordon Bell y el estudiante Harold McFarland mientras estaba en la Universidad Carnegie Mellon.​ El nombre se refiere a la naturaleza unificada del bus: Unibus se utilizó tanto como bus de sistema para comunicar la unidad central de procesamiento con la memoria principal, como bus de periféricos para permitir a los periféricos enviar y recibir datos. La unificación de estos buses que antes estaban separados permitía que los dispositivos externos realizaran fácilmente el acceso directo a la memoria (DMA) y facilitó el desarrollo de controladores de dispositivos, ya que el control y el intercambio de datos se manejaban a través de operaciones de E/S mapeadas en memoria. ​ Unibus físicamente era grande, lo que llevó a la introducción de Q-bus, que multiplexó algunas de las señales para reducir el número de pines. Los sistemas PDP de mayor rendimiento utilizaban , que básicamente son dos buses Unibus en uno. Posteriormente, el sistema fue reemplazado por Massbus, un bus dedicado de E/S introducido en el VAX y en los últimos modelos de PDP-11.
  • Unibus(ユニバス)は、ディジタル・イクイップメント・コーポレーションが製造したPDP-11や初期のVAXで使用された初期のバス技術の一種。 Unibusは72本の信号線から構成される(36本×2コネクタ)。電力供給線と接地線を除くと、56本の信号線から構成されている。バックプレーンやケーブルの形で存在する。ひとつのUnibusセグメントには最大20ノードのデバイスが接続可能で、セグメントとセグメントをバスリピーターで接続することもできる。 このバスは完全な非同期で、高速なデバイスと低速なデバイスの混在が可能である。バス調停(arbitration; 次のバスマスターを選択する動作)のオーバーラップが可能であり、現在のバスマスターがデータ転送をしている間に調停を行うことができる。アドレス信号線は18本であり、アドレス空間は最大256Kバイトとなる。PDP-11アーキテクチャでは、先頭8KバイトがメモリマップされたI/Oデバイスのレジスタ用に予約されていた。 システムが必要とする冗長な論理回路を最小限にするよう意図的に設計されている。例えば、スレーブデバイスはマスターデバイスよりも多いのが通例である。従って非同期データ転送を行うためのロジックは少数のマスターデバイスだけが持つようになっていた。割り込みに関しては、Interrupt-fielding Processorだけが複雑なタイミング回路を装備した。結果として多くのI/Oコントローラの回路は非常に単純化され、重要な回路はカスタム集積回路化された。 18 A00-A17 - アドレス16 D00-D15 - データ 4 BR4-BR7 - バス(割り込み)要求、優先度 4(低)~7(高) 4 BG4-BG7 - バス(割り込み)応答、優先度 4(低)~7(高) 1 NPR - 非プロセッサ要求(DMA) 1 NPG - 非プロセッサ応答(DMA) 1 ACLO - AC Low 1 DCLO - DC Low 1 MSYNC - Master Sync 1 SSYNC - Slave Sync 1 BBSY - Bus Busy 1 SACK - Selection Acknowledge 1 INIT - Bus Init 1 INTR - 割り込み要求 1 PA - パリティ制御 1 PB - パリティ制御 2 C0-C1 - Cyce Control Lines: 2 +5v - 電源(56本の信号線には含まれない)14 Gnd - 接地(56本の信号線には含まれない) 2本の制御線(C0とC1)は以下のような4種類のデータ転送サイクルを選択可能とした: * DATI (Data In、リード) * DATIP (Data In/Pause、リード-モディファイ-ライト操作(アトミック操作)の開始、DATO か DATOB で完了させる) * DATO (Data Out、ワードライト) * DATOB (Data Out/Byte、バイトライト) * 割込みサイクルの間に、5番目の転送種別として、割り込み元デバイスから「割り込みベクター」を Interrupt-fielding Processor に伝える転送サイクルが自動的に実行される。
  • Unibus — первая компьютерная шина, использовавшаяся в компьютерах PDP-11 и ранних VAX, производившихся Digital Equipment Corporation (DEC). Unibus состоял из 72 проводов или 56, если не считать питания и заземления. К одному сегменту Unibus можно подключить до 20 устройств; дополнительные устройства могли быть подключены через повторитель. Шина была полностью асинхронной, что позволяло подключать как быстрые, так и медленные устройства. 18 адресных линий позволяли адресовать до 256 КБ. Обычно верхние 8 КБ резервировались для регистров устройств в архитектуре PDP-11. Аналогичный интерфейс был применен в малых ЭВМ М-400 и СМ3, СМ4, СМ1420 и др. моделях СМ ЭВМ. Дизайн Unibus существенно уменьшил избыточность логики. 18 A00-A17 - адресные линии16 D00-D15 - линии данных 4 BR4-BR7 - Bus (Interrupt) Requests at priorities 4 (lowest) through 7 (highest) 4 BG4-BG7 - Bus (Interrupt) Grants at priorities 4 (lowest) through 7 (highest) 1 NPR - Non Processor (DMA) Request 1 NPG - Non Processor (DMA) Grant 1 ACLO - AC Low 1 DCLO - DC Low 1 MSYNC - Master Sync 1 SSYNC - Slave Sync 1 BBSY - Bus Busy 1 SACK - Selection Acknowledge 1 INIT - Bus Init 1 INTR - Interrupt Request 1 PA - Parity control 1 PB - Parity control 2 C0-C1 - Cyce Control Lines: 2 +5v - Power Lines (not counted as part of the 56)14 Gnd - Ground Lines (not counted as part of the 56)
  • The Unibus was the earliest of several computer bus and backplane designs used with PDP-11 and early VAX systems manufactured by the Digital Equipment Corporation (DEC) of Maynard, Massachusetts. The Unibus was developed around 1969 by Gordon Bell and student Harold McFarland while at Carnegie Mellon University. The name refers to the unified nature of the bus; Unibus was used both as a system bus allowing the central processing unit to communicate with main memory, as well as a peripheral bus, allowing peripherals to send and receive data. Unifying these formerly separate busses allowed external devices to easily perform direct memory access (DMA) and made the construction of device drivers easier as control and data exchange was all handled through memory-mapped I/O. Unibus was physically large, which led to the introduction of Q-bus, which multiplexed some signals to reduce pin count. Higher performance PDP systems used Fastbus, essentially two Unibusses in one. The system was later supplanted by Massbus, a dedicated I/O bus introduced on the VAX and late-model PDP-11s.
foaf:isPrimaryTopicOf
is Link from a Wikipage to another Wikipage of
Faceted Search & Find service v1.17_git93 as of Oct 15 2021


Alternative Linked Data Documents: iSPARQL | ODE     Content Formats:   [cxml] [csv]     RDF   [text] [turtle] [ld+json] [rdf+json] [rdf+xml]     ODATA   [atom+xml] [odata+json]     Microdata   [microdata+json] [html]    About   
This material is Open Knowledge   W3C Semantic Web Technology [RDF Data] Valid XHTML + RDFa
OpenLink Virtuoso version 08.03.3322 as of Dec 9 2021, on Linux (x86_64-generic-linux-glibc25), Single-Server Edition (61 GB total memory, 37 GB memory in use)
Data on this page belongs to its respective rights holders.
Virtuoso Faceted Browser Copyright © 2009-2022 OpenLink Software