| dbo:abstract
|
- Binární logické obvody pracující v dvojkové soustavě využívají jasně definované stavy (01) kterým se přiřazují pevné napěťové úrovně L a H. Třetí stav, který může logický člen nabýt je stav vysoké impedance. Tím je myšleno, že logický člen odpojí svůj výstupní port a neovládá ho. Výstup tedy není konkrétně definován a může nabývat libovolného stavu, který může být nyní řízen jiným členem.Definované stavy výstupních logických úrovní jsou:
* L
* H
* stav vysoké impedance (neaktivní – odpojeno) (cs)
- يستخدم العازل الثلاثي الحالة لوصل مخارج بوابتين أو أكثر، أو مخارج أي عناصر منطقيةمع بعضها ويقوم بعمل المفتاح في الدائرة. الشكل التالي يبين العازل الثلاثي الحالة. عندما يكون المدخل B=1 يكون المخرج C=A. وعندمايكون جهد المدخل B=0 يكون المخرج C مفصولاً فعلياً، وبذلك لا يمكن لأي تيار أن يمر في الدارة. ُتعرف هذه الحالة بحالة الممانعة العالية للمخرج حيث تكون ممانعة الدارة عالية جداً لمرور التيار فيها. يبين الشكل التالي بعض الأنواع من العوازل ثلاثية الحالة مع جدول الحقيقة لكل منها. أي يكون العازل ُمفعلاً عندما B=1 وغير ُمفعلاً عندما B=0.ونستخدم الرمز Z لتمثيل حالة الممانعة العالية. تستعمل العازل الثلاثي الحالة كثيرا في الدوائر المتكاملة والهندسة الإلكترونية.
* الدارة المنطقية لا تعمل بشكل صحيح إذا ما ربطت مخارج بوابتين أو أكثر أو مخارج أي عناصر منطقية أخرى مباشرة مع بعضها البعض.كمثال على ذلك، إذا كان خرج بوابة(0) وخرج الأخرى (1) فعندما تربط المخارج معاً يمكن أن يكون لجهد المخرج قيمة بينية لا ُتمثل بشكل واضح.وفي بعض الحالات قد ُتخرب البوابات إذا ما رُبطت مخارجها مع بعضها. (ar)
- Als Tri-State werden digitale Schaltungselemente bezeichnet, deren Ausgänge nicht wie üblich nur zwei (0 und 1), sondern zusätzlich noch einen dritten Zustand annehmen können, der mit „Z“ oder auch mit „high impedance“ (hochohmig) bezeichnet wird. Durch Tri‑States ist es möglich, die Ausgänge mehrerer Bauelemente zusammenzuschalten, ohne dass es zu Kurzschlüssen, einer Überlagerung oder einer Wired-AND- oder Wired-OR‑Verknüpfung kommt, z. B. bei Datenbussen. Verglichen mit den Wired‑And- und Wired‑Or‑Verknüpfungen ist die Tri‑State‑Technik deutlich schneller, da die Tri‑State‑Technik jeweils einen eigenen Schalttransistor zum Umschalten des Ausgangs auf den Low‑Pegel und auf den High‑Pegel besitzt. (de)
- En electrónica digital, la lógica triestado permite puertos de salida con valor 0, 1 o alta impedancia (Hi-Z del inglés High Impedance). Es este último estado el que proporciona los buffer triestado. El estado Hi-Z pone la salida en , haciendo que el pin ya no tenga relevancia en el circuito. Normalmente, la intención de este estado es permitir a varios circuitos compartir el mismo bus o línea de salida. O también, permitir a un dispositivo monitorizar señales sin afectar a la señal (en convertidores analógico/digital). Tri-state es una marca registrada de National Semiconductor pero normalmente se usa para describir dispositivos de este tipo hechos por cualquier fabricante. Un buffer triestado se diseña normalmente de modo que el retardo de habilitación de salida (de Hi-Z a Alto o Bajo) sea un poco más largo que el retardo de deshabilitación de salida (de Alto o Bajo a Hi-Z). Así, si un circuito de control activa la entrada de habilitación de salida de un dispositivo al mismo tiempo que desactiva la entrada de habilitación de un segundo dispositivo, al tener un retardo de deshabilitación de salida más corto se puede asegurar que antes de que el primer dispositivo ponga un nivel Alto o Bajo en el bus, el segundo dispositivo se encontrará en estado de alta impedancia. (es)
- Une sortie à trois états (en anglais three-state output) est une sortie de circuit électronique logique qui peut être activée ou désactivée selon l'état d'une entrée de contrôle. Une sortie logique ordinaire peut présenter deux états de sortie, 0 et 1. Elle est à basse impédance, c'est-à-dire qu'elle est capable de déterminer la tension de la ligne en fournissant ou en absorbant du courant, à destination d'un certain nombre d'entrées qui lui sont reliées. On caractérise en pratique l'impédance de la sortie en donnant son fan-out, le nombre d'unités auxquelles elle peut imposer simultanément son niveau logique. Une sortie trois états présente en plus un état à haute impédance (noté Z). On peut considérer que la sortie n'est, dans cet état, connectée ni directement ni indirectement, ni à la masse ni à la source de tension ; ou bien que le fan-out de l'état Z est nul. Si toutes les sorties reliées à la ligne sont en état Z, la ligne est dans un état indéterminé. Exemple : Dans un bus informatique, plusieurs composants sont reliés à la même ligne, mais un seul doit fixer son état, 0 ou 1. Les sorties des autres composants restent en état Z. La haute impédance permet de ne pas interférer avec le bus dont le niveau est alors fixé par la seule sortie dont l'état soit à 0 ou à 1. Quelle que soit la charge, y compris capacitive et inductive, le temps de passage à l'état haute impédance des sorties trois états reliées au même conducteur doit être plus bref que le passage de cet état à un des deux niveaux logiques. Si ce n'est pas le cas, lors du changement de composant actif, les deux sorties restant en basse impédance pendant le temps de passage peuvent entrer en conflit, créant une perturbation importante pour tous les circuits avoisinants. (fr)
- In digital electronics three-state, tri-state, or 3-state logic allows an output or input pin/pad to assume a high impedance state, effectively removing the output from the circuit, in addition to the 0 and 1 logic levels. This allows multiple circuits to share the same output line or lines (such as a bus which cannot listen to more than one device at a time). Three-state outputs are implemented in many registers, bus drivers, and flip-flops in the 7400 and 4000 series as well as in other types, but also internally in many integrated circuits. Other typical uses are internal and external buses in microprocessors, computer memory, and peripherals. Many devices are controlled by an active-low input called OE (Output Enable) which dictates whether the outputs should be held in a high-impedance state or drive their respective loads (to either 0- or 1-level). The term tri-stateshould not be confused with ternary logic (3-value logic). (en)
- 세-상태(Tri-state)는 전자 회로 용어로, 0, 1 의 상태 외에 고저항(Hi-impedance)까지 3가지 상태를 갖는 회로를 뜻한다. 여기서 고저항상태가 뜻하는 바는, 고저항으로 인해 출력 혹은 입력이 영향을 미치지 못하는 상태이다. 보통 회로는 0혹은 1의 상태를 갖는데 비해 세-상태는 고저항으로 갱신하지 못하는 상태를 갖는게 주요 차이점이다. 이와 같은 차이점으로 인해 세-상태의 회로는 한 회로에서 input과 output 양방향 사용이 가능하다. Input으로 사용할 시에는 해당 회로에서 들어오는 값을 갱신하지 못하는 상태로 만들어 Output을 고저항(Hi-Z)으로 두어 Input되는 값이 변형되는 일이 없도록 하고, Output으로 사용할 시에는 상태를 갱신할 수 있도록 한다. (ko)
- Tri-state (drie toestanden) is een aanduiding van een digitale uitgang die zich in drie verschillende toestanden kan bevinden, namelijk hoog (logische 1), laag (logische 0) of zwevend (met hoge impedantie). De derde toestand wordt ook tri-state genoemd. Zegt men dat een uitgang in tri-state staat, dan bedoelt men de zwevende toestand. De tri-state voegt een enable-input toe aan de gate. Wanneer deze niet aan staat gaat de gate in een derde status, hoogohmig, niet 1 en niet 0. Hiermee is het equivalent in effect dat het IC afwezig is in het circuit. Dankzij tri-state is het mogelijk dat een bus in meerdere richtingen werkt. De databus van een computer, bijvoorbeeld, transporteert gegevens van de processor naar het geheugen en andersom, hij kan zelfs dienen voor het uitwisselen van gegevens tussen alle aangesloten apparaten. Op elk moment mag echter slechts één apparaat een lijn van de bus hoog of laag maken. Alle andere apparaten mogen de lijn niet beïnvloeden en kunnen eventueel de lijn als ingang gebruiken. Voor tri-state is het nodig dat wordt aangegeven welk apparaat de controle van de bus heeft. Vaak gebeurt dat door het adres van dat apparaat op de adresbus te zetten. (nl)
- In elettronica digitale, una porta logica si dice three state, tri-state o 3-state quando la sua uscita può trovarsi in un terzo stato di alta impedenza, spesso indicato con il simbolo Z, oltre ai due livelli logici già presenti nella logica binaria. (it)
- Bramka trójstanowa, bramka TS (ang. three-state) – bramka logiczna, która na wyjściu, oprócz dwóch stanów logicznych (0 i 1 logiczne), może przyjmować stan logicznie nieokreślony. Stan ten nazywany jest stanem wysokiej impedancji i oznaczany jest (Z). (pl)
- Em eletrônica digital, portas lógicas com saídas tri-state ou 3-state permitem a geração de valores de 0, 1 ou Z. Uma saída Z pode ser considerada como uma saída desconectada do resto do circuito, pois se apresenta em um estado de alta impedância. A intenção deste estado é permitir diversos circuitos a compartilharem da mesma linha ou barramento de dados, sem afetar umas as outras. Tri-state é uma marca registrada da National Semiconductors, mas é freqüentemente usada para descrever dispositivos produzidos por qualquer fabricante. (pt)
- 在数字电路中，三态逻辑（英語：Three-state logic）允许输出端在0和1两种逻辑电平之外呈现高阻态，等效于将输出的影响从后级电路中移除。这允许多个电路共同使用同一个输出线（例如总线）。 三态输出在寄存器、总线以及7400系列、等各型号的邏輯IC发挥着重要的作用，并常常内置在其他各种集成电路。除此之外，三态逻辑的典型应用还包括微处理器、存储设备、外设的内部和外部总线。许多设备提供一个OE（Output Enable）用于在低电平时才令輸出使能，而在不使能时保持高阻态。 不过，三态逻辑（tri-state）这个术语不应该同三值逻辑混淆。 (zh)
|
| rdfs:comment
|
- Binární logické obvody pracující v dvojkové soustavě využívají jasně definované stavy (01) kterým se přiřazují pevné napěťové úrovně L a H. Třetí stav, který může logický člen nabýt je stav vysoké impedance. Tím je myšleno, že logický člen odpojí svůj výstupní port a neovládá ho. Výstup tedy není konkrétně definován a může nabývat libovolného stavu, který může být nyní řízen jiným členem.Definované stavy výstupních logických úrovní jsou:
* L
* H
* stav vysoké impedance (neaktivní – odpojeno) (cs)
- 세-상태(Tri-state)는 전자 회로 용어로, 0, 1 의 상태 외에 고저항(Hi-impedance)까지 3가지 상태를 갖는 회로를 뜻한다. 여기서 고저항상태가 뜻하는 바는, 고저항으로 인해 출력 혹은 입력이 영향을 미치지 못하는 상태이다. 보통 회로는 0혹은 1의 상태를 갖는데 비해 세-상태는 고저항으로 갱신하지 못하는 상태를 갖는게 주요 차이점이다. 이와 같은 차이점으로 인해 세-상태의 회로는 한 회로에서 input과 output 양방향 사용이 가능하다. Input으로 사용할 시에는 해당 회로에서 들어오는 값을 갱신하지 못하는 상태로 만들어 Output을 고저항(Hi-Z)으로 두어 Input되는 값이 변형되는 일이 없도록 하고, Output으로 사용할 시에는 상태를 갱신할 수 있도록 한다. (ko)
- In elettronica digitale, una porta logica si dice three state, tri-state o 3-state quando la sua uscita può trovarsi in un terzo stato di alta impedenza, spesso indicato con il simbolo Z, oltre ai due livelli logici già presenti nella logica binaria. (it)
- Bramka trójstanowa, bramka TS (ang. three-state) – bramka logiczna, która na wyjściu, oprócz dwóch stanów logicznych (0 i 1 logiczne), może przyjmować stan logicznie nieokreślony. Stan ten nazywany jest stanem wysokiej impedancji i oznaczany jest (Z). (pl)
- Em eletrônica digital, portas lógicas com saídas tri-state ou 3-state permitem a geração de valores de 0, 1 ou Z. Uma saída Z pode ser considerada como uma saída desconectada do resto do circuito, pois se apresenta em um estado de alta impedância. A intenção deste estado é permitir diversos circuitos a compartilharem da mesma linha ou barramento de dados, sem afetar umas as outras. Tri-state é uma marca registrada da National Semiconductors, mas é freqüentemente usada para descrever dispositivos produzidos por qualquer fabricante. (pt)
- 在数字电路中，三态逻辑（英語：Three-state logic）允许输出端在0和1两种逻辑电平之外呈现高阻态，等效于将输出的影响从后级电路中移除。这允许多个电路共同使用同一个输出线（例如总线）。 三态输出在寄存器、总线以及7400系列、等各型号的邏輯IC发挥着重要的作用，并常常内置在其他各种集成电路。除此之外，三态逻辑的典型应用还包括微处理器、存储设备、外设的内部和外部总线。许多设备提供一个OE（Output Enable）用于在低电平时才令輸出使能，而在不使能时保持高阻态。 不过，三态逻辑（tri-state）这个术语不应该同三值逻辑混淆。 (zh)
- يستخدم العازل الثلاثي الحالة لوصل مخارج بوابتين أو أكثر، أو مخارج أي عناصر منطقيةمع بعضها ويقوم بعمل المفتاح في الدائرة. الشكل التالي يبين العازل الثلاثي الحالة. عندما يكون المدخل B=1 يكون المخرج C=A. وعندمايكون جهد المدخل B=0 يكون المخرج C مفصولاً فعلياً، وبذلك لا يمكن لأي تيار أن يمر في الدارة. ُتعرف هذه الحالة بحالة الممانعة العالية للمخرج حيث تكون ممانعة الدارة عالية جداً لمرور التيار فيها. يبين الشكل التالي بعض الأنواع من العوازل ثلاثية الحالة مع جدول الحقيقة لكل منها. أي يكون العازل ُمفعلاً عندما B=1 وغير ُمفعلاً عندما B=0.ونستخدم الرمز Z لتمثيل حالة الممانعة العالية. (ar)
- Als Tri-State werden digitale Schaltungselemente bezeichnet, deren Ausgänge nicht wie üblich nur zwei (0 und 1), sondern zusätzlich noch einen dritten Zustand annehmen können, der mit „Z“ oder auch mit „high impedance“ (hochohmig) bezeichnet wird. (de)
- En electrónica digital, la lógica triestado permite puertos de salida con valor 0, 1 o alta impedancia (Hi-Z del inglés High Impedance). Es este último estado el que proporciona los buffer triestado. El estado Hi-Z pone la salida en , haciendo que el pin ya no tenga relevancia en el circuito. Normalmente, la intención de este estado es permitir a varios circuitos compartir el mismo bus o línea de salida. O también, permitir a un dispositivo monitorizar señales sin afectar a la señal (en convertidores analógico/digital). Tri-state es una marca registrada de National Semiconductor pero normalmente se usa para describir dispositivos de este tipo hechos por cualquier fabricante. (es)
- In digital electronics three-state, tri-state, or 3-state logic allows an output or input pin/pad to assume a high impedance state, effectively removing the output from the circuit, in addition to the 0 and 1 logic levels. This allows multiple circuits to share the same output line or lines (such as a bus which cannot listen to more than one device at a time). The term tri-stateshould not be confused with ternary logic (3-value logic). (en)
- Une sortie à trois états (en anglais three-state output) est une sortie de circuit électronique logique qui peut être activée ou désactivée selon l'état d'une entrée de contrôle. Une sortie logique ordinaire peut présenter deux états de sortie, 0 et 1. Elle est à basse impédance, c'est-à-dire qu'elle est capable de déterminer la tension de la ligne en fournissant ou en absorbant du courant, à destination d'un certain nombre d'entrées qui lui sont reliées. On caractérise en pratique l'impédance de la sortie en donnant son fan-out, le nombre d'unités auxquelles elle peut imposer simultanément son niveau logique. Une sortie trois états présente en plus un état à haute impédance (noté Z). On peut considérer que la sortie n'est, dans cet état, connectée ni directement ni indirectement, ni à (fr)
- Tri-state (drie toestanden) is een aanduiding van een digitale uitgang die zich in drie verschillende toestanden kan bevinden, namelijk hoog (logische 1), laag (logische 0) of zwevend (met hoge impedantie). De derde toestand wordt ook tri-state genoemd. Zegt men dat een uitgang in tri-state staat, dan bedoelt men de zwevende toestand. De tri-state voegt een enable-input toe aan de gate. Wanneer deze niet aan staat gaat de gate in een derde status, hoogohmig, niet 1 en niet 0. Hiermee is het equivalent in effect dat het IC afwezig is in het circuit. (nl)
|
