| dbo:abstract
|
- PRAM consistency (pipelined random access memory) also known as FIFO consistency. All processes see memory writes from one process in the order they were issued from the process. Writes from different processes may be seen in a different order on different processes. Only the write order needs to be consistent, thus the name pipelined.PRAM consistency is easy to implement. In effect it says that there are no guarantees about the order in which different processes see writes, except that two or more writes from a single source must arrive in order, as though they were in a pipeline. P1:W(x)1 P2: R(x)1W(x)2 P3: R(x)1R(x)2 P4: R(x)2R(x)1 Time ----> Fig: A valid sequence of events for PRAM consistency. The above sequence is not valid for Causal consistency because W(x)1 and W(x)2 are causal, so different processes must read it in the same sequence. (en)
- PRAM一貫性（pipelined random access memory consistency）は、FIFO一貫性とも呼ばれる。 すべてのプロセスは、あるプロセスからのメモリ書き込みを、そのプロセスから発行された順に見る 。 異なるプロセスからの書き込みは、異なるプロセス上で異なる順序で見られる可能性がある。書き込みの順番だけが一貫していればよいので、パイプラインと呼ばれている。PRAMの一貫性は簡単に実現できます。実際には、異なるプロセスが書き込みを見る順番については何の保証もない。ただし1つのソースからの2つ以上の書き込みは、パイプラインのように順番に到着しなければならない。 P1:W(x)1 P2: R(x)1W(x)2 P3: R(x)1R(x)2 P4: R(x)2R(x)1 時間 ----> Fig: PRAM一貫性の有効なイベントシーケンス 上記の順序は、W(x)1とW(x)2が因果関係にあるため、異なるプロセスが同じ順序で読まなければならず、因果整合性（因果一貫性）としては有効ではない。 (ja)
|
| dbo:wikiPageID
| |
| dbo:wikiPageLength
|
- 1206 (xsd:nonNegativeInteger)
|
| dbo:wikiPageRevisionID
| |
| dbo:wikiPageWikiLink
| |
| dbp:wikiPageUsesTemplate
| |
| dct:subject
| |
| rdf:type
| |
| rdfs:comment
|
- PRAM一貫性（pipelined random access memory consistency）は、FIFO一貫性とも呼ばれる。 すべてのプロセスは、あるプロセスからのメモリ書き込みを、そのプロセスから発行された順に見る 。 異なるプロセスからの書き込みは、異なるプロセス上で異なる順序で見られる可能性がある。書き込みの順番だけが一貫していればよいので、パイプラインと呼ばれている。PRAMの一貫性は簡単に実現できます。実際には、異なるプロセスが書き込みを見る順番については何の保証もない。ただし1つのソースからの2つ以上の書き込みは、パイプラインのように順番に到着しなければならない。 P1:W(x)1 P2: R(x)1W(x)2 P3: R(x)1R(x)2 P4: R(x)2R(x)1 時間 ----> Fig: PRAM一貫性の有効なイベントシーケンス 上記の順序は、W(x)1とW(x)2が因果関係にあるため、異なるプロセスが同じ順序で読まなければならず、因果整合性（因果一貫性）としては有効ではない。 (ja)
- PRAM consistency (pipelined random access memory) also known as FIFO consistency. All processes see memory writes from one process in the order they were issued from the process. Writes from different processes may be seen in a different order on different processes. Only the write order needs to be consistent, thus the name pipelined.PRAM consistency is easy to implement. In effect it says that there are no guarantees about the order in which different processes see writes, except that two or more writes from a single source must arrive in order, as though they were in a pipeline. (en)
|
| rdfs:label
|
- PRAM一貫性 (ja)
- PRAM consistency (en)
|
| owl:sameAs
| |
| prov:wasDerivedFrom
| |
| foaf:isPrimaryTopicOf
| |
| is dbo:wikiPageRedirects
of | |
| is dbo:wikiPageWikiLink
of | |
| is foaf:primaryTopic
of | |
