Strained silicon is a layer of silicon in which the silicon atoms are stretched beyond their normal interatomic distance. This can be accomplished by putting the layer of silicon over a substrate of silicon–germanium (SiGe). As the atoms in the silicon layer align with the atoms of the underlying silicon germanium layer (which are arranged a little farther apart, with respect to those of a bulk silicon crystal), the links between the silicon atoms become stretched - thereby leading to strained silicon. Moving these silicon atoms farther apart reduces the atomic forces that interfere with the movement of electrons through the transistors and thus better mobility, resulting in better chip performance and lower energy consumption. These electrons can move 70% faster allowing strained silicon
| Attributes | Values |
|---|
| rdf:type
| |
| rdfs:label
| - Gestrecktes Silicium (de)
- 歪みシリコン (ja)
- Strained silicon (en)
|
| rdfs:comment
| - Gestrecktes Silicium (englisch strained silicon) ist ein Verfahren in der Halbleitertechnik, bei dem durch mechanische Spannungen die Ladungsträgermobilität von Elektronen und Defektelektronen im Kanal (aus Silicium) eines Metall-Isolator-Halbleiter-Feldeffekttransistors beeinflusst wird. (de)
- Strained silicon is a layer of silicon in which the silicon atoms are stretched beyond their normal interatomic distance. This can be accomplished by putting the layer of silicon over a substrate of silicon–germanium (SiGe). As the atoms in the silicon layer align with the atoms of the underlying silicon germanium layer (which are arranged a little farther apart, with respect to those of a bulk silicon crystal), the links between the silicon atoms become stretched - thereby leading to strained silicon. Moving these silicon atoms farther apart reduces the atomic forces that interfere with the movement of electrons through the transistors and thus better mobility, resulting in better chip performance and lower energy consumption. These electrons can move 70% faster allowing strained silicon (en)
- 歪みシリコン（ひずみシリコン）は、半導体演算素子の高速化技術の1つである。シリコン結晶の表面の半導体を構築する部分だけを層状に、シリコン原子同士の間隔を広くした結晶構造であり、その技術とそれから得られるウェハー製品である。シリコン結晶内のシリコン原子同士の間隔が広がることで、自由電子の有効質量が小さくなり、これらの電子が移動しやすくなる。電子の移動度が向上することで半導体素子の高速動作が可能となり抵抗値の減少によって消費電力も少なくなる。通常は表面の面内方向に対し等方的な歪み、つまり2軸性歪みとなる。 歪みシリコンのアイデアは、2001年のVLSIシンポジウムで米IBM社が2件の論文を発表したことが最初とされる。 Intelは2003年に、この歪シリコンを利用した「P1262」プロセスを発表、実用化を開始した。 2018年、既に部分的に実用化が進んではいるが、各素子ごとでのばらつきが大きく、より大口径、高品質な単結晶バルクの製造が望まれる。 (ja)
|
| foaf:depiction
| |
| dcterms:subject
| |
| Wikipage page ID
| |
| Wikipage revision ID
| |
| Link from a Wikipage to another Wikipage
| |
| Link from a Wikipage to an external page
| |
| sameAs
| |
| dbp:wikiPageUsesTemplate
| |
| thumbnail
| |
| has abstract
| - Gestrecktes Silicium (englisch strained silicon) ist ein Verfahren in der Halbleitertechnik, bei dem durch mechanische Spannungen die Ladungsträgermobilität von Elektronen und Defektelektronen im Kanal (aus Silicium) eines Metall-Isolator-Halbleiter-Feldeffekttransistors beeinflusst wird. (de)
- Strained silicon is a layer of silicon in which the silicon atoms are stretched beyond their normal interatomic distance. This can be accomplished by putting the layer of silicon over a substrate of silicon–germanium (SiGe). As the atoms in the silicon layer align with the atoms of the underlying silicon germanium layer (which are arranged a little farther apart, with respect to those of a bulk silicon crystal), the links between the silicon atoms become stretched - thereby leading to strained silicon. Moving these silicon atoms farther apart reduces the atomic forces that interfere with the movement of electrons through the transistors and thus better mobility, resulting in better chip performance and lower energy consumption. These electrons can move 70% faster allowing strained silicon transistors to switch 35% faster. More recent advances include deposition of strained silicon using metalorganic vapor-phase epitaxy (MOVPE) with metalorganics as starting sources, e.g. silicon sources (silane and dichlorosilane) and germanium sources (germane, germanium tetrachloride, and isobutylgermane). More recent methods of inducing strain include doping the source and drain with lattice mismatched atoms such as germanium and carbon. Germanium doping of up to 20% in the P-channel MOSFET source and drain causes uniaxial compressive strain in the channel, increasing hole mobility. Carbon doping as low as 0.25% in the N-channel MOSFET source and drain causes uniaxial tensile strain in the channel, increasing electron mobility. Covering the NMOS transistor with a highly stressed silicon nitride layer is another way to create uniaxial tensile strain. As opposed to wafer-level methods of inducing strain on the channel layer prior to MOSFET fabrication, the aforementioned methods use strain induced during the MOSFET fabrication itself to alter the carrier mobility in the transistor channel. (en)
- 歪みシリコン（ひずみシリコン）は、半導体演算素子の高速化技術の1つである。シリコン結晶の表面の半導体を構築する部分だけを層状に、シリコン原子同士の間隔を広くした結晶構造であり、その技術とそれから得られるウェハー製品である。シリコン結晶内のシリコン原子同士の間隔が広がることで、自由電子の有効質量が小さくなり、これらの電子が移動しやすくなる。電子の移動度が向上することで半導体素子の高速動作が可能となり抵抗値の減少によって消費電力も少なくなる。通常は表面の面内方向に対し等方的な歪み、つまり2軸性歪みとなる。 基本的な製造方法は、通常のシリコンウェハーを土台として、その上にゲルマニウムを添加したシリコン（シリコンゲルマニウム）を薄く結晶成長させ、その上にさらにシリコン結晶層を築くことである。歪みシリコン加工による一般的な効果は、動作速度が十数%程度向上する点である。21世紀初頭現在の歪みシリコン加工の用途は、高速演算性能が特に求められるPC用や携帯電子機器用のデジタル演算用半導体製品である。用途を制限する要因は、歪みシリコン加工のウェハーのコスト、および当該ウェハーを利用した際の製造技術の複雑さである。すなわち、ウェハーは、歪みシリコン加工自体が加工雰囲気と純度を高度に調整しながら結晶層を成長させる技術や手間が必要となるため高価となる。また、ウェハーを利用する回路の製造手法は、ウエハー上に回路素子を構築する過程でのシリコン回路側へのゲルマニウムの熱拡散を防止する等の工夫が必要となるため複雑となる。 歪みシリコンのアイデアは、2001年のVLSIシンポジウムで米IBM社が2件の論文を発表したことが最初とされる。 Intelは2003年に、この歪シリコンを利用した「P1262」プロセスを発表、実用化を開始した。 2018年、既に部分的に実用化が進んではいるが、各素子ごとでのばらつきが大きく、より大口径、高品質な単結晶バルクの製造が望まれる。 (ja)
|
| gold:hypernym
| |
| prov:wasDerivedFrom
| |
| page length (characters) of wiki page
| |
| foaf:isPrimaryTopicOf
| |
| is Link from a Wikipage to another Wikipage
of | |
| is Wikipage redirect
of | |
| is foaf:primaryTopic
of | |
![[RDF Data]](/fct/images/sw-rdf-blue.png)
![[cxml]](/fct/images/cxml_doc.png)
![[csv]](/fct/images/csv_doc.png)
![[text]](/fct/images/ntriples_doc.png)
![[turtle]](/fct/images/n3turtle_doc.png)
![[ld+json]](/fct/images/jsonld_doc.png)
![[rdf+json]](/fct/images/json_doc.png)
![[rdf+xml]](/fct/images/xml_doc.png)
![[atom+xml]](/fct/images/atom_doc.png)
![[html]](/fct/images/html_doc.png)
