This HTML5 document contains 228 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

Prefix	IRI
dbt	http://dbpedia.org/resource/Template:
wikipedia-en	http://en.wikipedia.org/wiki/
dbpedia-fi	http://fi.dbpedia.org/resource/
dbr	http://dbpedia.org/resource/
dbpedia-ar	http://ar.dbpedia.org/resource/
n27	http://commons.wikimedia.org/wiki/Special:FilePath/
dbpedia-fr	http://fr.dbpedia.org/resource/
dcterms	http://purl.org/dc/terms/
rdfs	http://www.w3.org/2000/01/rdf-schema#
dbpedia-cs	http://cs.dbpedia.org/resource/
rdf	http://www.w3.org/1999/02/22-rdf-syntax-ns#
n7	http://dbpedia.org/resource/File:
dbp	http://dbpedia.org/property/
xsdh	http://www.w3.org/2001/XMLSchema#
dbpedia-uk	http://uk.dbpedia.org/resource/
dbo	http://dbpedia.org/ontology/
dbpedia-sr	http://sr.dbpedia.org/resource/
dbpedia-pt	http://pt.dbpedia.org/resource/
dbpedia-ja	http://ja.dbpedia.org/resource/
n38	http://uz.dbpedia.org/resource/
dbc	http://dbpedia.org/resource/Category:
dbpedia-de	http://de.dbpedia.org/resource/
yago	http://dbpedia.org/class/yago/
dbpedia-ru	http://ru.dbpedia.org/resource/
wikidata	http://www.wikidata.org/entity/
gold	http://purl.org/linguistics/gold/
yago-res	http://yago-knowledge.org/resource/
n32	https://global.dbpedia.org/id/
dbpedia-it	http://it.dbpedia.org/resource/
n29	https://www.ece.cmu.edu/~ece847c/S15/lib/exe/
prov	http://www.w3.org/ns/prov#
foaf	http://xmlns.com/foaf/0.1/
dbpedia-simple	http://simple.dbpedia.org/resource/
dbpedia-zh	http://zh.dbpedia.org/resource/
dbpedia-ko	http://ko.dbpedia.org/resource/
dbpedia-tr	http://tr.dbpedia.org/resource/
dbpedia-fa	http://fa.dbpedia.org/resource/
dbpedia-es	http://es.dbpedia.org/resource/
freebase	http://rdf.freebase.com/ns/
owl	http://www.w3.org/2002/07/owl#

Statements

Subject Item

dbr:Cache_consistency

dbo:wikiPageWikiLink

dbr:Cache_coherence

dbo:wikiPageRedirects

dbr:Cache_coherence

Subject Item

dbr:Scalable_Coherent_Interface

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:List_of_University_of_California,_Berkeley_alumni

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:MESI_protocol

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Algorithmic_efficiency

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Anna_Karlin

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Peripheral_Component_Interconnect

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Resource_contention

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Double-checked_locking

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Power10

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Compute_Express_Link

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Concurrent_computing

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Meiko_Scientific

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Elliptics

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Mipmap

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Murφ

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Concurrent_data_structure

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Consistency_model

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Lustre_(file_system)

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:MIPS_architecture_processors

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Cache_coherence

rdf:type

yago:YagoLegalActor yago:YagoLegalActorGeo yago:Organism100004475 yago:Worker109632518 yago:Whole100003553 yago:WikicatConsistencyModels yago:CausalAgent100007347 yago:PhysicalEntity100001930 yago:Assistant109815790 yago:LivingThing100004258 yago:Object100002684 yago:Model110324560 yago:Person100007846

rdfs:label

キャッシュコヒーレンシ 캐시 일관성 Cache-Kohärenz Когерентность кэша Coherencia de caché Cache coherence Paměťová koherence Protocolos de coerência تنظيم الكاش في المعالجات التفرعية Coerenza della cache Когерентність кешу Protocole de cohérence de cache 快取一致性

rdfs:comment

在計算機科學中，快取一致性（英語：Cache coherence，或cache coherency），又譯為快取連貫性、快取同調，是指保留在快取記憶體中的共享資源，保持資料一致性的機制。 在一個系統中，當許多不同的裝置共享一個共同記憶體資源，在快取記憶體中的資料不一致，就會产生問題。這個問題在有數個CPU的多處理機系統中特別容易出現。 快取一致性可以分為三個層級： 1. * 在进行每個寫入運算时都立刻採取措施保证資料一致性 2. * 每個獨立的運算，假如它造成資料值的改變，所有行程都可以看到一致的改變結果 3. * 在每次運算之後，不同的行程可能會看到不同的值（這也就是沒有一致性的行為） Когерентность кэша (англ. cache coherence) — свойство кэшей, означающее целостность данных, хранящихся в локальных кэшах для разделяемого ресурса. Когерентность кэшей — частный случай когерентности памяти. Когда процессы в системе используют кэширование общих ресурсов, например, памяти, могут возникнуть проблемы с противоречивостью данных. Это особенно справедливо в отношении процессоров в многопроцессорной системе. Когеренция кэшей предназначена для управления такими конфликтами путём поддержания согласованности данных в разных кэшах. Когерентність кешу (англ. Cache coherence) - це властивість кешу, що означає цілісність даних, що зберігаються в локальних кешах для роздільного ресурсу. Когерентність кешу - окремий випадок когерентності пам'яті. Paměťová koherence (anglicky cache coherence), resp. koherence vyrovnávajících pamětí (cache) znamená jednotnost dat ve více vyrovnávacích pamětích. Problém udržení koherence vyvstává u multiprocesorových počítačů s více cachemi. Při změně dat ve vyrovnávací paměti jednoho procesoru je nutné zabránit tomu, aby ostatní procesory (využívající jiné cache) pracovaly se zastaralými daty. Docílit shodných dat na všech pamětech je však složité. La coherencia de caché hace referencia a la integridad de los datos almacenados en las cachés locales de los recursos compartidos. La coherencia de la caché es un caso especial de la coherencia de memoria. In computer architecture, cache coherence is the uniformity of shared resource data that ends up stored in multiple local caches. When clients in a system maintain caches of a common memory resource, problems may arise with incoherent data, which is particularly the case with CPUs in a multiprocessing system. Problemas de coerência de cache aparecem mais comumente em sistemas que possuem mais de um processador. Nesses sistemas, cada processador conta com uma cache privada, que pode conter dados que também aparecem em outras caches privadas de outros processadores. Se um processador realizar alguma alteração neste dado compartilhado, as informações armazenadas nas outras caches tornam-se inválidas. A mesma situação vista de outro ângulo: se uma leitura de um dado realizada por um processador é executada após uma escrita (no mesmo dado) realizada por outro processador, esta leitura deve retornar o valor recém-escrito – e não o valor da cache local. En informatique, un protocole de cohérence de cache, sous entendu cache processeur, est un protocole de communication utilisé dans les architectures multi-processeurs pour assurer aux processeurs une vue cohérente de la mémoire. En particulier, il permet de répercuter les écritures faites par chaque processeur aux autres, en modifiant ou en invalidant les lignes de cache communes. تُشكِّل بنية الذاكرة المشتركة Shared memory تصنيفاً أساسياً في أنظمة الحاسب التفرعية والأنظمة متعددة المعالِجات، وتتألف هذه البنية من عدة وحدات معالجة تتشارك معاً الوصول إلى مساحة ذاكرية مشتركة عامة ويتم تحقيق الاتصال والتخاطب ما بين المهام العاملة على تلك المعالِجات عبر عمليات (القراءة من) و(الكتابة إلى) هذه المساحة الذاكرية المشتركة وكذلك يتم التنسيق وتحقيق التزامن بين جميع وحدات المعالجة باستخدام تلك الذاكرة المشتركة. يتألف النظام الحاسوبي ذو بنية الذاكرة المشتركة من مجموعة من المعالجات المستقلة، مجموعة من وحدات الذاكرة، وشبكة ربط بيني interconnection network. كما يوضح ذلك الشكل(1.1). キャッシュコヒーレンシ（英: cache coherency）とは、共有リソースに対する複数のキャッシュの一貫性を意味する。キャッシュコヒーレンシはメモリ一貫性の一種である。 複数のクライアントが共有メモリリソースのキャッシュを保持するとき、キャッシュ間のデータの不一致という問題が生じる。この問題は特にマルチプロセッシングシステムのCPU間で顕著である。右図において、上のクライアントがメモリのある部分を以前に読み込んでいてキャッシュ上にコピーを保持しているとき、下のクライアントが同じメモリ部分を更新すると、更新を何らかの方法で伝えない限り上のクライアントのキャッシュの内容は不正となる。キャッシュコヒーレンシはそのような状況に対処し、キャッシュとメモリの間の一貫性を保つことである。 Durch die Sicherstellung von Cache-Kohärenz wird bei Mehrprozessorsystemen mit mehreren CPU-Caches verhindert, dass die einzelnen Caches für dieselbe Speicheradresse unterschiedliche (inkonsistente) Daten zurückliefern. 캐시 일관성(영어: cache coherence)이란 공유 메모리 시스템에서 각 클라이언트(혹은 프로세서)가 가진 로컬 캐시 간의 일관성을 의미한다. 각 클라이언트가 자신 만의 로컬 캐시를 가지고 다른 여러 클라이언트와 메모리를 공유하고 있을 때, 캐시의 갱신으로 인한 데이터 불일치 문제가 발생한다. 예를 들어 변수 X에 대해서 두 클라이언트가 변수 X를 공유하고 있고 그 값이 0이라고 하자. 이때 클라이언트 1(그림의 윗쪽)이 X에 1을 대입하였고 클라이언트 2(그림의 아래쪽)가 변수 X를 읽어들이게 되면 클라이언트 2는 클라이언트 1에 의해 수정된 값인 1을 받아들이는 것이 아니라 현재 자신의 로컬 캐시에 있는 0을 읽어들이게 된다. 따라서 캐시 1, 2는 같은 X라는 변수에 대해 다른 값을 가지게 되므로 데이터 불일치 문제가 발생한다. 캐시 일관성을 유지한다고 하는 것은 이러한 데이터 불일치 현상을 없애는 것을 의미한다. 캐시 일관성을 유지하기 위해서는 다른 프로세서가 갱신한 캐시 값을 곧바로 혹은 지연하여 다른 프로세서에서 사용할 수 있도록 해주어야 한다. 캐시 일관성을 유지하기 위한 다양한 프로토콜이 존재하며 일관성 모델 항목을 참고하기 바란다.

foaf:depiction

n27:Coherent.gif n27:Cache_Coherency_Generic.png n27:Non_Coherent.gif

dcterms:subject

dbc:Parallel_computing dbc:Consistency_models dbc:Cache_coherency dbc:Concurrent_computing

dbo:wikiPageID

176865

dbo:wikiPageRevisionID

1078177075

dbo:wikiPageWikiLink

dbr:Morgan_and_Claypool dbr:Arm_Ltd. dbr:MSI_protocol dbr:Write-once_(cache_coherence) n7:Non_Coherent.gif dbc:Parallel_computing dbc:Consistency_models dbr:Consistency_model dbr:MERSI_protocol dbr:MESIF_protocol dbr:Dragon_protocol dbr:Non-uniform_memory_access dbr:Multiprocessing n7:Cache_Coherency_Generic.png dbc:Cache_coherency dbr:Computer_architecture dbr:Memory_bandwidth dbr:Memory_barrier dbr:Morgan_Kaufmann dbr:Granularity dbr:Distributed_shared_memory dbr:System_on_a_chip dbr:Firefly_(cache_coherence_protocol) dbr:MOESI_protocol dbr:MOSI_protocol dbr:CPU_cache dbr:MESI_protocol dbc:Concurrent_computing dbr:ARM_Ltd dbr:Locality_of_reference dbr:Central_processing_unit dbr:Directory-based_cache_coherence dbr:Directory-based_coherence dbr:False_sharing dbr:Sequential_consistency dbr:Cache_(computing) dbr:Shared_memory_architecture n7:Coherent.gif dbr:Bus_sniffing

dbo:wikiPageExternalLink

n29:fetch.php%3Fmedia=part2_2_sorin12.pdf%7Caccess-date=20

owl:sameAs

yago-res:Cache_coherence dbpedia-pt:Protocolos_de_coerência dbpedia-sr:Кохерентност_кеша dbpedia-ar:تنظيم_الكاش_في_المعالجات_التفرعية dbpedia-fa:انسجام_حافظه_نهان dbpedia-cs:Paměťová_koherence dbpedia-de:Cache-Kohärenz dbpedia-fr:Protocole_de_cohérence_de_cache dbpedia-ja:キャッシュコヒーレンシ dbpedia-tr:Önbellek_tutarlılığı wikidata:Q1025017 dbpedia-ru:Когерентность_кэша dbpedia-uk:Когерентність_кешу dbpedia-es:Coherencia_de_caché dbpedia-fi:Välimuistin_yhtenäisyys n32:7tLP dbpedia-ko:캐시_일관성 dbpedia-zh:快取一致性 freebase:m.017_b9 dbpedia-simple:Cache_coherence n38:Keshning_izchilligi dbpedia-it:Coerenza_della_cache

dbp:wikiPageUsesTemplate

dbt:Short_description dbt:Cite_book dbt:Cite_journal dbt:Main dbt:Reflist dbt:Parallel_computing

dbo:thumbnail

n27:Cache_Coherency_Generic.png?width=300

dbo:abstract

تُشكِّل بنية الذاكرة المشتركة Shared memory تصنيفاً أساسياً في أنظمة الحاسب التفرعية والأنظمة متعددة المعالِجات، وتتألف هذه البنية من عدة وحدات معالجة تتشارك معاً الوصول إلى مساحة ذاكرية مشتركة عامة ويتم تحقيق الاتصال والتخاطب ما بين المهام العاملة على تلك المعالِجات عبر عمليات (القراءة من) و(الكتابة إلى) هذه المساحة الذاكرية المشتركة وكذلك يتم التنسيق وتحقيق التزامن بين جميع وحدات المعالجة باستخدام تلك الذاكرة المشتركة. يتألف النظام الحاسوبي ذو بنية الذاكرة المشتركة من مجموعة من المعالجات المستقلة، مجموعة من وحدات الذاكرة، وشبكة ربط بيني interconnection network. كما يوضح ذلك الشكل(1.1). يتم الأخذ بعين الاعتبار مشكلتين أساسيتين أثناء تصميم نظام ذاكرة مشتركة: المشكلة الأولى هي تناقص درجة الأداء performance degradation التي تحدث بصورة أساسية عند محاولة عدة معالِجات الوصول إلى الذاكرة المشتركة العامة معاً بآن واحد، ويمكن استخدام تصميم نموذجي يتألف من ذواكر مخبئية (كاش cache) مرافقة لكل معالج لحل مشكلة التنافس، إلا أن وجود عدة نسخ من المعطيات تنتشر عبر هذه الذواكر المخبئية يقود إلى مشكلة أساسية أخرى هي مشكلة الترابط المنطقي Cache coherency لهذه النُسخ من المعطيات، إذ يمكن القول أن نسخ المعطيات الموجودة في الذواكر المخبئية هي نسخ مترابطة منطقياً إذا امتلكت جميعها نفس القيمة، وفي حال قيام أحد المعالِجات بالكتابة فوق هذه القيمة أو تعديلها من أجل أي نسخة من نسخ المعطيات تلك فإن هذه النسخة ستصبح متناقضة وغير مترابطة منطقياً مع بقية النُسخ لأنها لم تعد تملك نفس القيمة التي تمتلكها تلك النُسخسنناقش فيما يلي عدد من الأنظمة التي تعتمد على بنية الذاكرة المشتركة والاستراتيجيات المستخدمة في كل منها لحل مشكلة الترابط المنطقي للذواكر المخبئية. 在計算機科學中，快取一致性（英語：Cache coherence，或cache coherency），又譯為快取連貫性、快取同調，是指保留在快取記憶體中的共享資源，保持資料一致性的機制。 在一個系統中，當許多不同的裝置共享一個共同記憶體資源，在快取記憶體中的資料不一致，就會产生問題。這個問題在有數個CPU的多處理機系統中特別容易出現。 快取一致性可以分為三個層級： 1. * 在进行每個寫入運算时都立刻採取措施保证資料一致性 2. * 每個獨立的運算，假如它造成資料值的改變，所有行程都可以看到一致的改變結果 3. * 在每次運算之後，不同的行程可能會看到不同的值（這也就是沒有一致性的行為） Paměťová koherence (anglicky cache coherence), resp. koherence vyrovnávajících pamětí (cache) znamená jednotnost dat ve více vyrovnávacích pamětích. Problém udržení koherence vyvstává u multiprocesorových počítačů s více cachemi. Při změně dat ve vyrovnávací paměti jednoho procesoru je nutné zabránit tomu, aby ostatní procesory (využívající jiné cache) pracovaly se zastaralými daty. Docílit shodných dat na všech pamětech je však složité. En informatique, un protocole de cohérence de cache, sous entendu cache processeur, est un protocole de communication utilisé dans les architectures multi-processeurs pour assurer aux processeurs une vue cohérente de la mémoire. En particulier, il permet de répercuter les écritures faites par chaque processeur aux autres, en modifiant ou en invalidant les lignes de cache communes. Il existe deux grandes familles de protocoles de cohérence de cache : par espionnage, basés sur la surveillance des modifications faites par tous les autres processeurs, ou par répertoire, qui stockent des informations sur chaque portion de la mémoire (les caches où elle est dupliquée, si elle a été modifiée, etc.). Когерентність кешу (англ. Cache coherence) - це властивість кешу, що означає цілісність даних, що зберігаються в локальних кешах для роздільного ресурсу. Когерентність кешу - окремий випадок когерентності пам'яті. Коли клієнти в системі використовують кешування загальних ресурсів, наприклад, пам'яті, можуть виникнути проблеми з суперечливістю даних. Це особливо справедливо по відношенню до процесорів в багатопроцесорній системі. На малюнку «Кеш для ресурсу пам'яті» зображено, що клієнт у верхній частині має копію блоку пам'яті з попереднього читання, а нижній клієнт змінює блок пам'яті, копія даних в кеші верхнього клієнта стає застарілою, якщо не використовуються будь-які повідомлення про зміну або перевірки змін. Когерентність кешу призначена для управління такими конфліктами і підтримкою відповідності між різними кешами. キャッシュコヒーレンシ（英: cache coherency）とは、共有リソースに対する複数のキャッシュの一貫性を意味する。キャッシュコヒーレンシはメモリ一貫性の一種である。 複数のクライアントが共有メモリリソースのキャッシュを保持するとき、キャッシュ間のデータの不一致という問題が生じる。この問題は特にマルチプロセッシングシステムのCPU間で顕著である。右図において、上のクライアントがメモリのある部分を以前に読み込んでいてキャッシュ上にコピーを保持しているとき、下のクライアントが同じメモリ部分を更新すると、更新を何らかの方法で伝えない限り上のクライアントのキャッシュの内容は不正となる。キャッシュコヒーレンシはそのような状況に対処し、キャッシュとメモリの間の一貫性を保つことである。 Problemas de coerência de cache aparecem mais comumente em sistemas que possuem mais de um processador. Nesses sistemas, cada processador conta com uma cache privada, que pode conter dados que também aparecem em outras caches privadas de outros processadores. Se um processador realizar alguma alteração neste dado compartilhado, as informações armazenadas nas outras caches tornam-se inválidas. A mesma situação vista de outro ângulo: se uma leitura de um dado realizada por um processador é executada após uma escrita (no mesmo dado) realizada por outro processador, esta leitura deve retornar o valor recém-escrito – e não o valor da cache local. Mecanismos de manutenção da coerência de cache são utilizados tanto em software quanto em hardware. Cada protocolo possui seu escopo de atuação e seu custo de implementação. Os protocolos baseados em software costumam ser mais baratos e mais versáteis, assim como menos complexos do que as implementações em hardware, mas geralmente exigem suporte por parte das aplicações. Os protocolos baseados em hardware são consideravelmente mais eficientes, e de sobremaneira mais complexos do que abordagens em software; são os esquemas mais utilizados em sistemas multiprocessados comerciais devido à sua eficiência e à sua transparência com relação às aplicações. In computer architecture, cache coherence is the uniformity of shared resource data that ends up stored in multiple local caches. When clients in a system maintain caches of a common memory resource, problems may arise with incoherent data, which is particularly the case with CPUs in a multiprocessing system. In the illustration on the right, consider both the clients have a cached copy of a particular memory block from a previous read. Suppose the client on the bottom updates/changes that memory block, the client on the top could be left with an invalid cache of memory without any notification of the change. Cache coherence is intended to manage such conflicts by maintaining a coherent view of the data values in multiple caches. Когерентность кэша (англ. cache coherence) — свойство кэшей, означающее целостность данных, хранящихся в локальных кэшах для разделяемого ресурса. Когерентность кэшей — частный случай когерентности памяти. Когда процессы в системе используют кэширование общих ресурсов, например, памяти, могут возникнуть проблемы с противоречивостью данных. Это особенно справедливо в отношении процессоров в многопроцессорной системе. Когеренция кэшей предназначена для управления такими конфликтами путём поддержания согласованности данных в разных кэшах. Когерентность определяет поведение чтений и записей в одно и то же место памяти. Кэш называется когерентным, если выполняются следующие условия: * информирование о записи: изменение данных в любом из кэшей должно быть распространено на другие копии этих данных (этой линии кэша) в соседних кэшах; * сериализация транзакций: операции чтения и записи в одну и ту же ячейку памяти должны быть видимы для всех процессоров в одинаковом порядке. В этих условиях предполагается, что операции чтения и записи происходят мгновенно. Однако этого не происходит на практике из-за задержек памяти и других особенностей архитектуры. Изменения, сделанные процессором , могут быть не видны процессору , если чтение произошло через очень маленький промежуток времени после записи. Модель консистентности памяти определяет, когда записанное значение будет видно при чтении из другого потока. 캐시 일관성(영어: cache coherence)이란 공유 메모리 시스템에서 각 클라이언트(혹은 프로세서)가 가진 로컬 캐시 간의 일관성을 의미한다. 각 클라이언트가 자신 만의 로컬 캐시를 가지고 다른 여러 클라이언트와 메모리를 공유하고 있을 때, 캐시의 갱신으로 인한 데이터 불일치 문제가 발생한다. 예를 들어 변수 X에 대해서 두 클라이언트가 변수 X를 공유하고 있고 그 값이 0이라고 하자. 이때 클라이언트 1(그림의 윗쪽)이 X에 1을 대입하였고 클라이언트 2(그림의 아래쪽)가 변수 X를 읽어들이게 되면 클라이언트 2는 클라이언트 1에 의해 수정된 값인 1을 받아들이는 것이 아니라 현재 자신의 로컬 캐시에 있는 0을 읽어들이게 된다. 따라서 캐시 1, 2는 같은 X라는 변수에 대해 다른 값을 가지게 되므로 데이터 불일치 문제가 발생한다. 캐시 일관성을 유지한다고 하는 것은 이러한 데이터 불일치 현상을 없애는 것을 의미한다. 캐시 일관성을 유지하기 위해서는 다른 프로세서가 갱신한 캐시 값을 곧바로 혹은 지연하여 다른 프로세서에서 사용할 수 있도록 해주어야 한다. 캐시 일관성을 유지하기 위한 다양한 프로토콜이 존재하며 일관성 모델 항목을 참고하기 바란다. Durch die Sicherstellung von Cache-Kohärenz wird bei Mehrprozessorsystemen mit mehreren CPU-Caches verhindert, dass die einzelnen Caches für dieselbe Speicheradresse unterschiedliche (inkonsistente) Daten zurückliefern. Eine temporäre Inkonsistenz zwischen Speicher und den Caches ist zulässig, sofern diese spätestens bei lesenden Zugriffen identifiziert und behoben wird. Inkonsistenzen werden z. B. durch das Rückschreibeverfahren (Write-Back) erzeugt, das im Gegensatz zu einem Durchschreibeverfahren (Write-Through) beim Schreiben in den Cache-Speicher nicht sofort den Hauptspeicher aktualisiert. Vergleiche dazu Cache-Konsistenz. La coherencia de caché hace referencia a la integridad de los datos almacenados en las cachés locales de los recursos compartidos. La coherencia de la caché es un caso especial de la coherencia de memoria. Cuando los clientes de un sistema, en particular las CPUs en un multiprocesador, mantienen cachés de una memoria compartida, los conflictos crecen. Haciendo referencia al dibujo, si el cliente de arriba tiene una copia de un bloque de memoria de una lectura previa y el cliente de abajo cambia ese bloque, el cliente de arriba podría estar trabajando con datos erróneos, sin tener conocimiento de ello. La coherencia de la caché intenta administrar estos conflictos y mantener consistencia entre las cachés y la memoria.

gold:hypernym

dbr:Consistency

prov:wasDerivedFrom

wikipedia-en:Cache_coherence?oldid=1078177075&ns=0

dbo:wikiPageLength

14758

foaf:isPrimaryTopicOf

wikipedia-en:Cache_coherence

Subject Item

dbr:Cache_invalidation

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Cache_performance_measurement_and_metric

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Xeon_Phi

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:CPU_cache

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Distributed_cache

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Distributed_shared_memory

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Dragon_protocol

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Coherence

dbo:wikiPageWikiLink

dbr:Cache_coherence

dbo:wikiPageDisambiguates

dbr:Cache_coherence

Subject Item

dbr:HP_Superdome

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:SPARC_T5

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:ARM_Cortex-A17

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Non-uniform_memory_access

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Directory-based_cache_coherence

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Directory-based_coherence

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Directory_(computing)

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:False_sharing

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Memory_coherence

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Stanford_DASH

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:ACPI

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:AMD_10h

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:ARM_Cortex-A12

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:K42

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:TLA+

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Direct_Rendering_Manager

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Arteris

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Bus_snooping

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:IBM_Blue_Gene

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Cache_Coherence

dbo:wikiPageWikiLink

dbr:Cache_coherence

dbo:wikiPageRedirects

dbr:Cache_coherence

Subject Item

dbr:MSI_protocol

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Mali_(GPU)

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:System_on_a_chip

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Snarfing

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Uniform_memory_access

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Von_Neumann_architecture

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Ne-XVP

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Transactional_memory

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Transactional_Synchronization_Extensions

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Roofline_model

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Test-and-set

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Uncore

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Firefly_(cache_coherence_protocol)

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Fireplane

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Shared_memory

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:TILEPro64

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Symmetric_multiprocessing

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:System_bus

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Word_addressing

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:SPARC_T3

dbo:wikiPageWikiLink

dbr:Cache_coherence

Subject Item

dbr:Write-invalidate_protocol

dbo:wikiPageWikiLink

dbr:Cache_coherence

dbo:wikiPageRedirects

dbr:Cache_coherence

Subject Item

dbr:Write_invalidate_protocol

dbo:wikiPageWikiLink

dbr:Cache_coherence

dbo:wikiPageRedirects

dbr:Cache_coherence

Subject Item

dbr:Coherence_protocol

dbo:wikiPageWikiLink

dbr:Cache_coherence

dbo:wikiPageRedirects

dbr:Cache_coherence

Subject Item

dbr:Coherence_traffic

dbo:wikiPageWikiLink

dbr:Cache_coherence

dbo:wikiPageRedirects

dbr:Cache_coherence

Subject Item

dbr:Coherency_traffic

dbo:wikiPageWikiLink

dbr:Cache_coherence

dbo:wikiPageRedirects

dbr:Cache_coherence

Subject Item

dbr:Coherent_cache

dbo:wikiPageWikiLink

dbr:Cache_coherence

dbo:wikiPageRedirects

dbr:Cache_coherence

Subject Item

dbr:Cache_Coherency

dbo:wikiPageWikiLink

dbr:Cache_coherence

dbo:wikiPageRedirects

dbr:Cache_coherence

Subject Item

dbr:Cache_Consistency

dbo:wikiPageWikiLink

dbr:Cache_coherence

dbo:wikiPageRedirects

dbr:Cache_coherence

Subject Item

dbr:Cache_coherence_problems

dbo:wikiPageWikiLink

dbr:Cache_coherence

dbo:wikiPageRedirects

dbr:Cache_coherence

Subject Item

dbr:Cache_coherency

dbo:wikiPageWikiLink

dbr:Cache_coherence

dbo:wikiPageRedirects

dbr:Cache_coherence

Subject Item

dbr:Cache_coherent_system

dbo:wikiPageWikiLink

dbr:Cache_coherence

dbo:wikiPageRedirects

dbr:Cache_coherence

Subject Item

dbr:Cache_states

dbo:wikiPageWikiLink

dbr:Cache_coherence

dbo:wikiPageRedirects

dbr:Cache_coherence

Subject Item

wikipedia-en:Cache_coherence

foaf:primaryTopic

dbr:Cache_coherence