| dbo:abstract
|
- An instruction set simulator (ISS) is a simulation model, usually coded in a high-level programming language, which mimics the behavior of a mainframe or microprocessor by "reading" instructions and maintaining internal variables which represent the processor's registers. Instruction simulation is a methodology employed for one of several possible reasons:
* To simulate the machine code of another hardware device or entire computer for upward compatibility—a full system simulator typically includes an instruction set simulator.For example, the IBM 1401 was simulated on the later IBM/360 through use of microcode emulation.
* To monitor and execute the machine code instructions (but treated as an input stream) on the same hardware for test and debugging purposes, e.g. with memory protection (which protects against accidental or deliberate buffer overflow).
* To improve the speed performance—compared to a slower cycle-accurate simulator—of simulations involving a processor core where the processor itself is not one of the elements being verified; in hardware description language design using Verilog where simulation with tools like ISS can be run faster by means of "PLI" (not to be confused with PL/1, which is a programming language). (en)
- 命令セットシミュレータ （めいれい-、英: Instruction set simulator, ISS）とは、コンピュータ（プロセッサ）のシミュレータ（エミュレータ）のモデルのひとつで、命令セットレベルのシミュレーションを行うものである。ISS は通例高級言語でプログラムされており、シミュレートするアーキテクチャの命令を読み込み、プロセッサのレジスタを表現する内部変数の状態を維持して命令レベルでの模倣を行う。 命令のシミュレーション とは、以下のいずれかを目的として導入される方法論である。
* 互換性のために、異なるハードウェアやコンピューターの機械語をシミュレートする。通常は命令セットシミュレータを内包している。
* デバッグ目的のために、機械語命令を（単なるデータとして扱って）同じハードウェア上でたとえばメモリ保護機能 （意図的あるいは偶発的なバッファオーバーランからシステムを保護する)と共に実行し、その振る舞いを監視する。
* プロセッサコアを関連するシミュレーションで、プロセッサ自身が検証の対象でない場合のシミュレーション性能を向上させる。例：Verilog のシミュレーションを"PLI" を用いて検証する。 (ja)
- Симулятор набору команд (СНК) є симуляційною моделлю, як правило, написана на мові програмування високого рівня, яка імітує поведінку комп'ютера або мікропроцесора через «читання» команд та підтримку внутрішніх змінних, які відповідають регістрам процесора. Симуляція команд є методологією, яка може використовуватись з декількох причин:
* Для імітації машинних кодів іншого пристрою або всього комп'ютера, для перевірки знизу-вгору — зазвичай симулятор всієї системи включає в себе симулятор набору команд.Наприклад, IBM 1401 моделювалася на пізніших версіях IBM/360 за допомогою емуляції мікрокода.
* Для моніторингу та виконання команд машинного коду (які опрацьовуються як вхідний потік) на тому ж обладнанні з метою випробування і зневадження, наприклад, із захистом пам'яті (який захищає від випадкового або навмисного переповнення буфера).
* Для підвищення швидкодії порівняно з більш повільною циклічною (англ. cycle-accurate) симуляцією, яка використовує процесорне ядро, тому сам процесор не перевіряється. У мові опису апаратури розробці використовується Verilog, де моделювання відбувається за допомогою інструментів подібних до СНК, і вони можуть працювати швидше за допомогою Program Language Interface (не плутайте з мовою програмування PL/I). (uk)
|
| dbo:wikiPageExternalLink
| |
| dbo:wikiPageID
| |
| dbo:wikiPageLength
|
- 12453 (xsd:nonNegativeInteger)
|
| dbo:wikiPageRevisionID
| |
| dbo:wikiPageWikiLink
| |
| dbp:wikiPageUsesTemplate
| |
| dcterms:subject
| |
| gold:hypernym
| |
| rdf:type
| |
| rdfs:comment
|
- 命令セットシミュレータ （めいれい-、英: Instruction set simulator, ISS）とは、コンピュータ（プロセッサ）のシミュレータ（エミュレータ）のモデルのひとつで、命令セットレベルのシミュレーションを行うものである。ISS は通例高級言語でプログラムされており、シミュレートするアーキテクチャの命令を読み込み、プロセッサのレジスタを表現する内部変数の状態を維持して命令レベルでの模倣を行う。 命令のシミュレーション とは、以下のいずれかを目的として導入される方法論である。
* 互換性のために、異なるハードウェアやコンピューターの機械語をシミュレートする。通常は命令セットシミュレータを内包している。
* デバッグ目的のために、機械語命令を（単なるデータとして扱って）同じハードウェア上でたとえばメモリ保護機能 （意図的あるいは偶発的なバッファオーバーランからシステムを保護する)と共に実行し、その振る舞いを監視する。
* プロセッサコアを関連するシミュレーションで、プロセッサ自身が検証の対象でない場合のシミュレーション性能を向上させる。例：Verilog のシミュレーションを"PLI" を用いて検証する。 (ja)
- An instruction set simulator (ISS) is a simulation model, usually coded in a high-level programming language, which mimics the behavior of a mainframe or microprocessor by "reading" instructions and maintaining internal variables which represent the processor's registers. Instruction simulation is a methodology employed for one of several possible reasons: (en)
- Симулятор набору команд (СНК) є симуляційною моделлю, як правило, написана на мові програмування високого рівня, яка імітує поведінку комп'ютера або мікропроцесора через «читання» команд та підтримку внутрішніх змінних, які відповідають регістрам процесора. Симуляція команд є методологією, яка може використовуватись з декількох причин: (uk)
|
| rdfs:label
|
- Instruction set simulator (en)
- 命令セットシミュレータ (ja)
- Симулятор набору команд (uk)
|
| owl:sameAs
| |
| prov:wasDerivedFrom
| |
| foaf:isPrimaryTopicOf
| |
| is dbo:wikiPageDisambiguates
of | |
| is dbo:wikiPageRedirects
of | |
| is dbo:wikiPageWikiLink
of | |
| is foaf:primaryTopic
of | |
