This HTML5 document contains 84 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
dctermshttp://purl.org/dc/terms/
yago-reshttp://yago-knowledge.org/resource/
dbohttp://dbpedia.org/ontology/
n22http://dbpedia.org/resource/File:
foafhttp://xmlns.com/foaf/0.1/
dbpedia-eshttp://es.dbpedia.org/resource/
dbpedia-eohttp://eo.dbpedia.org/resource/
n10https://global.dbpedia.org/id/
yagohttp://dbpedia.org/class/yago/
dbthttp://dbpedia.org/resource/Template:
rdfshttp://www.w3.org/2000/01/rdf-schema#
dbpedia-srhttp://sr.dbpedia.org/resource/
freebasehttp://rdf.freebase.com/ns/
dbpedia-pthttp://pt.dbpedia.org/resource/
n12http://commons.wikimedia.org/wiki/Special:FilePath/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
n27http://dbpedia.org/resource/I/
owlhttp://www.w3.org/2002/07/owl#
dbpedia-ithttp://it.dbpedia.org/resource/
dbpedia-frhttp://fr.dbpedia.org/resource/
wikipedia-enhttp://en.wikipedia.org/wiki/
dbphttp://dbpedia.org/property/
provhttp://www.w3.org/ns/prov#
dbchttp://dbpedia.org/resource/Category:
xsdhhttp://www.w3.org/2001/XMLSchema#
wikidatahttp://www.wikidata.org/entity/
goldhttp://purl.org/linguistics/gold/
dbrhttp://dbpedia.org/resource/

Statements

Subject Item
dbr:Double_data_rate
dbo:wikiPageWikiLink
dbr:Quad_data_rate
Subject Item
dbr:Quad_Data_Rate
dbo:wikiPageWikiLink
dbr:Quad_data_rate
dbo:wikiPageRedirects
dbr:Quad_data_rate
Subject Item
dbr:Clock_rate
dbo:wikiPageWikiLink
dbr:Quad_data_rate
Subject Item
dbr:P6_(microarchitecture)
dbo:wikiPageWikiLink
dbr:Quad_data_rate
Subject Item
dbr:List_of_Intel_chipsets
dbo:wikiPageWikiLink
dbr:Quad_data_rate
Subject Item
dbr:QDR
dbo:wikiPageWikiLink
dbr:Quad_data_rate
dbo:wikiPageDisambiguates
dbr:Quad_data_rate
Subject Item
dbr:Quad_data_rate
rdf:type
yago:PhysicalEntity100001930 yago:WikicatMicroprocessors yago:Artifact100021939 yago:SemiconductorDevice104171831 dbo:Agent yago:Whole100003553 yago:Microprocessor103760310 yago:Device103183080 yago:Object100002684 yago:Conductor103088707 yago:Chip103020034 yago:Instrumentality103575240
rdfs:label
Quad pumped Quad data rate Quad data rate Quad Data Rate Quad data rate Quad Pumped Bus
rdfs:comment
Quad data rate (QDR, Taxa de Dados Quadruplicada) é uma técnica informática na qual o dispositivo transmite quatro dados por pulso de clock, fazendo o barramento local ter um desempenho quatro vezes maior que seu clock atual. Un bus informatique ou une mémoire vive quad data rate, ou quad pumped est un bus informatique ou une mémoire vive qui effectue quatre transferts de donnée à chaque cycle d'horloge. Intel fut la première compagnie à utiliser cette technique pour le FSB de ses processeurs. Pour doubler le débit par rapport à la technique double data rate, le bus ou la mémoire utilise un deuxième signal d'horloge décalé d'un quart de cycle d'horloge par rapport au premier. Il termine Quad Pumped (conosciuto anche come Quad Data Rate) indica una particolare tecnica sviluppata da Intel per la trasmissione delle informazioni attraverso il BUS di sistema, ovvero tra il chipset e il processore, ed è stato introdotto per la prima volta a fine 2000 con il primo Pentium 4 Willamette, basato sull'architettura NetBurst, e poi conservato per tutte le CPU successive della casa. Quad data rate o quad pumping, en español «transferencia cuádruple de datos», es una técnica de comunicación de señales, que consiste en transmitir cuatro bits por cada ciclo de reloj, lo que aumenta cuatro veces la velocidad de los datos, sin necesidad de aumentar la frecuencia de reloj del dispositivo, ya que esto conllevaría un consumo mayor de energía. Los datos son transferidos en las subidas y las bajadas.​ La tecnología QDR fue introducida por Intel en los Pentium 4 de núcleo Willamette. Por ejemplo: Quad Pumped Bus - ĉefbuso de procesoroj Intel Pentium 4 kuniganta la procesoron kaj nordan ponton. La buso transdonas adresojn po 2 dum takto kaj datenojn po 4 dum takto. Dank'al la teknologio efektiva frekvenco de datentrafiko estas ekz 800 MHz, kvankam reala frekvenco de norda ponto (FSB) estas nur 200 MHz. Buson Quad Pumped Bus laŭ licenco uzas en siaj procesoroj firmao VIA Technologies. Quad data rate (QDR, or quad pumping) is a communication signaling technique wherein data are transmitted at four points in the clock cycle: on the rising and falling edges, and at two intermediate points between them. The intermediate points are defined by a second clock that is 90° out of phase from the first. The effect is to deliver four bits of data per signal line per clock cycle. In a quad data rate system, the data lines operate at twice the frequency of the clock signal. This is in contrast to double data rate systems, in which the clock and data lines operate at the same frequency.
foaf:depiction
n12:Quad_Pumping.png n12:SDR_DDR_QDR.svg
dcterms:subject
dbc:Digital_electronics
dbo:wikiPageID
11284769
dbo:wikiPageRevisionID
1114045855
dbo:wikiPageWikiLink
dbr:Front-side_bus dbr:Single_data_rate dbr:Pentium_4 dbr:Pentium_D dbr:Intel_Atom dbr:Phase_(waves) dbr:Central_processing_unit dbr:Celeron dbr:Double_data_rate dbr:Core_2 n22:Quad_Pumping.png dbr:GDDR5_SDRAM dbc:Digital_electronics dbr:Intel dbr:Pumping_(computer_systems) dbr:Megatransfer n27:O n22:SDR_DDR_QDR.svg
owl:sameAs
dbpedia-it:Quad_pumped n10:RAYC freebase:m.02r69gj yago-res:Quad_data_rate wikidata:Q1408949 dbpedia-fr:Quad_data_rate dbpedia-eo:Quad_Pumped_Bus dbpedia-sr:Техника_четири_трансфера_по_циклусу dbpedia-pt:Quad_data_rate dbpedia-es:Quad_Data_Rate
dbp:wikiPageUsesTemplate
dbt:Compu-hardware-stub dbt:Portal dbt:Reflist
dbo:thumbnail
n12:SDR_DDR_QDR.svg?width=300
dbo:abstract
Quad Pumped Bus - ĉefbuso de procesoroj Intel Pentium 4 kuniganta la procesoron kaj nordan ponton. La buso transdonas adresojn po 2 dum takto kaj datenojn po 4 dum takto. Dank'al la teknologio efektiva frekvenco de datentrafiko estas ekz 800 MHz, kvankam reala frekvenco de norda ponto (FSB) estas nur 200 MHz. Buson Quad Pumped Bus laŭ licenco uzas en siaj procesoroj firmao VIA Technologies. Quad data rate o quad pumping, en español «transferencia cuádruple de datos», es una técnica de comunicación de señales, que consiste en transmitir cuatro bits por cada ciclo de reloj, lo que aumenta cuatro veces la velocidad de los datos, sin necesidad de aumentar la frecuencia de reloj del dispositivo, ya que esto conllevaría un consumo mayor de energía. Los datos son transferidos en las subidas y las bajadas.​ La tecnología QDR fue introducida por Intel en los Pentium 4 de núcleo Willamette. Por ejemplo: Un Pentium 4 Northwood con una frecuencia de bus de 133,25 MHz, tendrá un FSB de (133,25 MHz × 4 bits) = 533 MT/s, es decir, se transfieren 533 millones de datos cada segundo, así que también suele expresarse como 533 MHz de frecuencia efectiva.​ Un bus informatique ou une mémoire vive quad data rate, ou quad pumped est un bus informatique ou une mémoire vive qui effectue quatre transferts de donnée à chaque cycle d'horloge. Intel fut la première compagnie à utiliser cette technique pour le FSB de ses processeurs. Pour doubler le débit par rapport à la technique double data rate, le bus ou la mémoire utilise un deuxième signal d'horloge décalé d'un quart de cycle d'horloge par rapport au premier. Quad data rate (QDR, Taxa de Dados Quadruplicada) é uma técnica informática na qual o dispositivo transmite quatro dados por pulso de clock, fazendo o barramento local ter um desempenho quatro vezes maior que seu clock atual. Assim como na tecnologia double data rate, os sinais de leitura e escrita são transferidos nas bordas de subida e descida do clock, aumentando a frequência com a qual o dispositivo pode ser usado. Mas, diferentemente da DDR, onde há apenas um barramento para transferir os dados de leitura e escrita (I/O comum), na tecnologia QDR há dois barramentos I/O separados para transferências de dados. Devido a isto, na tecnologia QDR é possível transferir quatro dados em um ciclo de clock, e não dois como no double data rate. Quad data rate (QDR, or quad pumping) is a communication signaling technique wherein data are transmitted at four points in the clock cycle: on the rising and falling edges, and at two intermediate points between them. The intermediate points are defined by a second clock that is 90° out of phase from the first. The effect is to deliver four bits of data per signal line per clock cycle. In a quad data rate system, the data lines operate at twice the frequency of the clock signal. This is in contrast to double data rate systems, in which the clock and data lines operate at the same frequency. Quad data rate technology was introduced by Intel in its Willamette-core Pentium 4 processor, and was subsequently employed in its Atom, Pentium 4, Celeron, Pentium D and Core 2 processor ranges. This technology has allowed Intel to produce chipsets and processors that can communicate with each other at data rates expected of the traditional front-side bus (FSB) technology running from 400 MT/s to 1600 MT/s, while maintaining a lower and thus more stable actual clock frequency of 100 MHz to 400 MHz. Il termine Quad Pumped (conosciuto anche come Quad Data Rate) indica una particolare tecnica sviluppata da Intel per la trasmissione delle informazioni attraverso il BUS di sistema, ovvero tra il chipset e il processore, ed è stato introdotto per la prima volta a fine 2000 con il primo Pentium 4 Willamette, basato sull'architettura NetBurst, e poi conservato per tutte le CPU successive della casa.
gold:hypernym
dbr:Communication
prov:wasDerivedFrom
wikipedia-en:Quad_data_rate?oldid=1114045855&ns=0
dbo:wikiPageLength
4183
foaf:isPrimaryTopicOf
wikipedia-en:Quad_data_rate
Subject Item
dbr:Quad-pumped
dbo:wikiPageWikiLink
dbr:Quad_data_rate
dbo:wikiPageRedirects
dbr:Quad_data_rate
Subject Item
dbr:Quadruple_data_rate
dbo:wikiPageWikiLink
dbr:Quad_data_rate
dbo:wikiPageRedirects
dbr:Quad_data_rate
Subject Item
wikipedia-en:Quad_data_rate
foaf:primaryTopic
dbr:Quad_data_rate