This HTML5 document contains 97 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

Prefix	IRI
dcterms	http://purl.org/dc/terms/
n16	http://de.dbpedia.org/resource/Load/
n8	http://dbpedia.org/resource/Load-link/
dbo	http://dbpedia.org/ontology/
foaf	http://xmlns.com/foaf/0.1/
dbpedia-es	http://es.dbpedia.org/resource/
n11	https://global.dbpedia.org/id/
n12	http://ca.dbpedia.org/resource/Load/
dbt	http://dbpedia.org/resource/Template:
dbpedia-uk	http://uk.dbpedia.org/resource/
rdfs	http://www.w3.org/2000/01/rdf-schema#
n19	http://cs.dbpedia.org/resource/Architektura_load/
n13	http://dbpedia.org/resource/Load/
rdf	http://www.w3.org/1999/02/22-rdf-syntax-ns#
owl	http://www.w3.org/2002/07/owl#
dbpedia-zh	http://zh.dbpedia.org/resource/
wikipedia-en	http://en.wikipedia.org/wiki/
prov	http://www.w3.org/ns/prov#
dbp	http://dbpedia.org/property/
dbc	http://dbpedia.org/resource/Category:
xsdh	http://www.w3.org/2001/XMLSchema#
dbpedia-id	http://id.dbpedia.org/resource/
wikidata	http://www.wikidata.org/entity/
dbr	http://dbpedia.org/resource/

Statements

Subject Item

dbr:PowerPC

dbo:wikiPageWikiLink

dbr:Load–store_architecture

dbp:type

dbr:Load–store_architecture

Subject Item

dbr:DLX

dbo:wikiPageWikiLink

dbr:Load–store_architecture

dbp:type

dbr:Load–store_architecture

Subject Item

dbr:Infineon_TriCore

dbo:wikiPageWikiLink

dbr:Load–store_architecture

dbp:type

dbr:Load–store_architecture

Subject Item

dbr:Power10

dbo:wikiPageWikiLink

dbr:Load–store_architecture

Subject Item

dbr:Glossary_of_computer_hardware_terms

dbo:wikiPageWikiLink

dbr:Load–store_architecture

Subject Item

dbr:Load-store_architecture

dbo:wikiPageWikiLink

dbr:Load–store_architecture

dbo:wikiPageRedirects

dbr:Load–store_architecture

Subject Item

dbr:Comparison_of_instruction_set_architectures

dbo:wikiPageWikiLink

dbr:Load–store_architecture

Subject Item

dbr:Complex_instruction_set_computer

dbo:wikiPageWikiLink

dbr:Load–store_architecture

Subject Item

dbr:Hardware_acceleration

dbo:wikiPageWikiLink

dbr:Load–store_architecture

Subject Item

dbr:Microarchitecture

dbo:wikiPageWikiLink

dbr:Load–store_architecture

Subject Item

dbr:CDC_6000_series

dbo:wikiPageWikiLink

dbr:Load–store_architecture

Subject Item

dbr:Data_General_Nova

dbo:wikiPageWikiLink

dbr:Load–store_architecture

Subject Item

dbr:HP_Saturn

dbo:wikiPageWikiLink

dbr:Load–store_architecture

Subject Item

n8:store-conditional

dbo:wikiPageWikiLink

dbr:Load–store_architecture

Subject Item

dbr:Load–store_architecture

rdfs:label

Arsitektur muat dan simpan Architektura load/store Load/Store-Architektur Load/store (processadors) Load–store architecture Архітектура load-store Arquitectura de carga-almacenamiento 載入-儲存架構

rdfs:comment

In computer engineering, a load–store architecture is an instruction set architecture that divides instructions into two categories: memory access (load and store between memory and registers) and ALU operations (which only occur between registers). Some RISC architectures such as PowerPC, SPARC, RISC-V, ARM, and MIPS are load–store architectures. The earliest example of a load–store architecture was the CDC 6600. Almost all vector processors (including many GPUs) use the load–store approach. Архітектура load–store («завантажити—зберегти») — архітектура системи команд центрального процесора, у якій існує чіткий поділ інструкцій на дві категорії: команди доступу до оперативної пам'яті (такі як «зберегти значення з регістра за даною адресою», або «завантажити слово з даної адреси пам'яті у регістр»), і операції арифметико-логічного пристрою (які дозволяються лише між регістрами). Архітектури RISC-процесорів, таких як PowerPC, SPARC, RISC-V, ARM і MIPS є типовими представниками load–store архітектур. En ingeniería informática, la arquitectura de carga-almacenamiento o carga-guardado es una arquitectura de conjunto de instrucciones que divide las instrucciones en dos categorías: acceso a la memoria (carga y almacenamiento entre la memoria y los registros) y operaciones ALU (que solo ocurren entre los registros).​ Las arquitecturas de conjuntos de instrucciones RISC, como PowerPC, SPARC, RISC-V, ARM y MIPS, son arquitecturas load-store.​ Architektura load/store je instrukční sada procesoru, ve které jedinými operacemi pracujícími s daty v operační paměti jsou instrukce čtení z paměti (anglicky load) a uložení do paměti (anglicky store). Instrukce pro práci s daty se tak rozpadají do dvou kategorií: * s přístupem k paměti a * pracující pouze s registry a aritmeticko-logickou jednotkou. Tuto architekturu používají RISC systémy jako PowerPC, SPARC, RISC-V, ARM nebo MIPS. Jeden z prvních příkladů load/store architektury byl . Téměř veškeré vektorové procesory (včetně mnoha GPU) používají load/store přístup. 載入-儲存架構（load–store architecture）是計算機工程中一種指令集架構，將指令分為二類：一類是電腦記憶體存取（在記憶體及寄存器中讀取或寫入資料），另一類是算術邏輯單元處理，只處理寄存器中的資料，結果也存入寄存器。 精简指令集计算机（RISC）指令架構（例如PowerPC、SPARC、RISC-V、ARM架構和MIPS架構）都是載入-儲存架構。 以加法指令（Add）為例，載入-儲存架構中的加法資料來源及目標都一定是寄存器，這和不同。例如X86用的复杂指令集，加法指令的二個來源中，有一個可以是記憶體，只有一個一定要是寄存器。 最早期使用載入-儲存架構的處理器是CDC 6600。幾乎所有向量处理器（包括許多圖形處理器）也是使用載入-儲存架構。 Load/store (en anglès de Carrega/guarda) és un tipus d'arquitectura de processadors que divideix les instruccions en dues categories: * Accés a memòria (accessos entre memòria i resistres) * Operacions en ALU (que només ocorren entre registres) L'arquitectura load/store és usada per processadors tipus RISC (ARM, MIPS,RISC-V, SPARC, PowerPC) Altrament, l'arquitectura registre/memòria (usada per processadors tipus CISC) la unitat ALU pot accedir directament a memòria sense passar prèviament per un registre. Dalam teknik komputer, arsitektur muat dan simpan adalah sebuah arsitektur set instruksi yang membagi instruksi menjadi 2 kategori: akses memori ( antara memori dan register) dan operasi ALU (hanya terjadi di antara register).:9-12 Beberapa arsitektur RISC, seperti PowerPC, SPARC, , ARM, dan MIPS menggunakan arsitektur muat-simpan.:9-12 Contoh paling awal untuk arsitektur muat dan simpan adalah .:54-56 Hampir semua prosesor vektor menggunakan pendekatan muat-simpan. Eine Load/Store-Architektur ist eine Prozessorarchitektur, deren Befehlssatz Daten-Speicherzugriffe ausschließlich mit speziellen Lade- (Load) und Speicher-(Store)Befehlen erlaubt. Sie wird auch als Register-Register-Architektur bezeichnet. RISC-Architekturen sind grundlegend durch ihre Eigenschaft als Load/Store-Maschinen definiert. Während klassische CISC-Architekturen für ALU-Befehle (etwa Addieren oder Multiplizieren) direkten Speicherzugriff erlauben, ist dies bei Load/Store-Architekturen nur in mehreren Schritten über die Zwischenspeicherung der Argumente in Registern möglich. Daher ist der Registersatz üblicherweise im Vergleich zu CISC-Systemen größer.

dcterms:subject

dbc:Computer_architecture

dbo:wikiPageID

35161236

dbo:wikiPageRevisionID

1114083842

dbo:wikiPageWikiLink

dbr:CDC_6600 dbr:MIPS_architecture dbr:PowerPC dbr:Memory_(computing) dbr:RISC-V dbr:Vector_processor dbr:Instruction_set_architecture dbr:Load–store_unit dbr:Arithmetic_logic_unit dbr:SPARC dbr:GPUs dbr:ARM_architecture dbr:Register-memory_architecture dbc:Computer_architecture dbr:Complex_instruction_set_computing dbr:Load_and_store dbr:Register–memory_architecture dbr:Computer_engineering dbr:X86 dbr:Reduced_instruction_set_computing dbr:Processor_register

owl:sameAs

n11:4r1Kh n12:store_(processadors) dbpedia-es:Arquitectura_de_carga-almacenamiento dbpedia-zh:載入-儲存架構 n16:Store-Architektur n19:store dbpedia-uk:Архітектура_load-store wikidata:Q6663274 dbpedia-id:Arsitektur_muat_dan_simpan

dbp:wikiPageUsesTemplate

dbt:Short_description dbt:Rp dbt:Reflist dbt:Comp-eng-stub dbt:Better_source

dbp:date

June 2020

dbp:reason

In need of a better source to explain how 'many' GPUs use load–store than a datasheet on a particular architecture.

dbo:abstract

載入-儲存架構（load–store architecture）是計算機工程中一種指令集架構，將指令分為二類：一類是電腦記憶體存取（在記憶體及寄存器中讀取或寫入資料），另一類是算術邏輯單元處理，只處理寄存器中的資料，結果也存入寄存器。 精简指令集计算机（RISC）指令架構（例如PowerPC、SPARC、RISC-V、ARM架構和MIPS架構）都是載入-儲存架構。 以加法指令（Add）為例，載入-儲存架構中的加法資料來源及目標都一定是寄存器，這和不同。例如X86用的复杂指令集，加法指令的二個來源中，有一個可以是記憶體，只有一個一定要是寄存器。 最早期使用載入-儲存架構的處理器是CDC 6600。幾乎所有向量处理器（包括許多圖形處理器）也是使用載入-儲存架構。 Load/store (en anglès de Carrega/guarda) és un tipus d'arquitectura de processadors que divideix les instruccions en dues categories: * Accés a memòria (accessos entre memòria i resistres) * Operacions en ALU (que només ocorren entre registres) L'arquitectura load/store és usada per processadors tipus RISC (ARM, MIPS,RISC-V, SPARC, PowerPC) Altrament, l'arquitectura registre/memòria (usada per processadors tipus CISC) la unitat ALU pot accedir directament a memòria sense passar prèviament per un registre. En ingeniería informática, la arquitectura de carga-almacenamiento o carga-guardado es una arquitectura de conjunto de instrucciones que divide las instrucciones en dos categorías: acceso a la memoria (carga y almacenamiento entre la memoria y los registros) y operaciones ALU (que solo ocurren entre los registros).​ Las arquitecturas de conjuntos de instrucciones RISC, como PowerPC, SPARC, RISC-V, ARM y MIPS, son arquitecturas load-store.​ Por ejemplo, en un enfoque carga-almacenamiento tanto los operandos como el destino para una operación ADD deben estar en los registros. Esto difiere de una arquitectura de registro-memoria (por ejemplo, una arquitectura de conjunto de instrucciones CISC como x86 ) en la cual uno de los operandos para la operación ADD puede estar en la memoria, mientras que el otro está en un registro. ​ El primer ejemplo de una arquitectura de carga-guardado fue el CDC 6600.​ Los procesadores vectoriales (incluidas muchas GPU)​ suelen utilizar el enfoque carga-guardado.​ Dalam teknik komputer, arsitektur muat dan simpan adalah sebuah arsitektur set instruksi yang membagi instruksi menjadi 2 kategori: akses memori ( antara memori dan register) dan operasi ALU (hanya terjadi di antara register).:9-12 Beberapa arsitektur RISC, seperti PowerPC, SPARC, , ARM, dan MIPS menggunakan arsitektur muat-simpan.:9-12 Misalnya, dalam pendekatan muat-simpan baik operan maupun tujuan untuk operasi ADD harus dalam register. Ini berbeda dari (misalnya, arsitektur set instruksi CISC seperti x86) di mana salah satu operan untuk operasi ADD mungkin dalam memori, sementara yang lain ada dalam register.:9-12 Contoh paling awal untuk arsitektur muat dan simpan adalah .:54-56 Hampir semua prosesor vektor menggunakan pendekatan muat-simpan. Architektura load/store je instrukční sada procesoru, ve které jedinými operacemi pracujícími s daty v operační paměti jsou instrukce čtení z paměti (anglicky load) a uložení do paměti (anglicky store). Instrukce pro práci s daty se tak rozpadají do dvou kategorií: * s přístupem k paměti a * pracující pouze s registry a aritmeticko-logickou jednotkou. Tuto architekturu používají RISC systémy jako PowerPC, SPARC, RISC-V, ARM nebo MIPS. Například v přístupu load/store musí být oba operandy pro operace ADD v registrech. To se liší od paměťové architektury (které používá CISC), ve kterém jeden z operandů pro operace ADD může být v paměti, zatímco druhý je v registru. Jeden z prvních příkladů load/store architektury byl . Téměř veškeré vektorové procesory (včetně mnoha GPU) používají load/store přístup. In computer engineering, a load–store architecture is an instruction set architecture that divides instructions into two categories: memory access (load and store between memory and registers) and ALU operations (which only occur between registers). Some RISC architectures such as PowerPC, SPARC, RISC-V, ARM, and MIPS are load–store architectures. For instance, in a load–store approach both operands and destination for an ADD operation must be in registers. This differs from a register-memory architecture (for example, a CISC instruction set architecture such as x86) in which one of the operands for the ADD operation may be in memory, while the other is in a register. The earliest example of a load–store architecture was the CDC 6600. Almost all vector processors (including many GPUs) use the load–store approach. Архітектура load–store («завантажити—зберегти») — архітектура системи команд центрального процесора, у якій існує чіткий поділ інструкцій на дві категорії: команди доступу до оперативної пам'яті (такі як «зберегти значення з регістра за даною адресою», або «завантажити слово з даної адреси пам'яті у регістр»), і операції арифметико-логічного пристрою (які дозволяються лише між регістрами). Архітектури RISC-процесорів, таких як PowerPC, SPARC, RISC-V, ARM і MIPS є типовими представниками load–store архітектур. Архітектура load-store є більш «чистою» у розмежуванні інструкцій, яким дозволено доступ до пам'яті, у порівнянні, наприклад, з архітектурами типу «регістр+пам'ять», типових для CISC-процесорів. У останніх команди, де бере участь АЛП, дозволені на операндах, що є регістрами або адресами комірок пам'яті. Найбільш раннім прикладом реалізації архітектури load-store є комп'ютер CDC 6600. Майже всі векторні процесори (включно з багатьма графічними процесорами) також побудовані навколо принципу load-store. Eine Load/Store-Architektur ist eine Prozessorarchitektur, deren Befehlssatz Daten-Speicherzugriffe ausschließlich mit speziellen Lade- (Load) und Speicher-(Store)Befehlen erlaubt. Sie wird auch als Register-Register-Architektur bezeichnet. RISC-Architekturen sind grundlegend durch ihre Eigenschaft als Load/Store-Maschinen definiert. Während klassische CISC-Architekturen für ALU-Befehle (etwa Addieren oder Multiplizieren) direkten Speicherzugriff erlauben, ist dies bei Load/Store-Architekturen nur in mehreren Schritten über die Zwischenspeicherung der Argumente in Registern möglich. Daher ist der Registersatz üblicherweise im Vergleich zu CISC-Systemen größer. Beispiel für eine Load/Store-Architektur sind fast alle RISC-Architekturen wie etwa die SPARC, MIPS, SuperH, Alpha oder ARM. Dagegen ist die Architektur der x86-Prozessoren keine Load/Store-Architektur.

prov:wasDerivedFrom

wikipedia-en:Load–store_architecture?oldid=1114083842&ns=0

dbo:wikiPageLength

2115

foaf:isPrimaryTopicOf

wikipedia-en:Load–store_architecture

Subject Item

dbr:Load–store_unit

dbo:wikiPageWikiLink

dbr:Load–store_architecture

Subject Item

dbr:ARM_architecture_family

dbo:wikiPageWikiLink

dbr:Load–store_architecture

Subject Item

dbr:Asynchronous_circuit

dbo:wikiPageWikiLink

dbr:Load–store_architecture

Subject Item

dbr:High-level_language_computer_architecture

dbo:wikiPageWikiLink

dbr:Load–store_architecture

Subject Item

dbr:Register–memory_architecture

dbo:wikiPageWikiLink

dbr:Load–store_architecture

Subject Item

dbr:Idempotence

dbo:wikiPageWikiLink

dbr:Load–store_architecture

Subject Item

dbr:Instruction_set_architecture

dbo:wikiPageWikiLink

dbr:Load–store_architecture

Subject Item

dbr:RISC-V

dbo:wikiPageWikiLink

dbr:Load–store_architecture

dbp:type

dbr:Load–store_architecture

Subject Item

n13:store_architecture

dbo:wikiPageWikiLink

dbr:Load–store_architecture

dbo:wikiPageRedirects

dbr:Load–store_architecture

Subject Item

wikipedia-en:Load–store_architecture

foaf:primaryTopic

dbr:Load–store_architecture