dbo:abstract
|
- A gate dielectric is a dielectric used between the gate and substrate of a field-effect transistor (such as a MOSFET). In state-of-the-art processes, the gate dielectric is subject to many constraints, including:
* Electrically clean interface to the substrate (low density of quantum states for electrons)
* High capacitance, to increase the FET transconductance
* High thickness, to avoid dielectric breakdown and leakage by quantum tunneling. The capacitance and thickness constraints are almost directly opposed to each other. For silicon-substrate FETs, the gate dielectric is almost always silicon dioxide (called "gate oxide"), since thermal oxide has a very clean interface. However, the semiconductor industry is interested in finding alternative materials with higher dielectric constants, which would allow higher capacitance with the same thickness.(Further information: high-κ dielectric)
(en)
- ゲート絶縁膜(ゲートぜつえんまく)とは、電界効果トランジスタ (FET) において、ゲートとチャネル(基板)の間に存在する。 最先端プロセスにおいて、ゲート絶縁体は以下のような多くの制限を受ける。
* 電気的にクリーンな基板との界面(低密度の電子の量子状態)。
* 高電気容量。FET相互コンダクタンスを増加させる。
* 厚さ。絶縁破壊やトンネル効果によるリーク電流を避ける。 電気容量と厚さの制限はほとんど直接的に互いに対立している。Si基板を用いたFETでは、基板材料であるシリコンを酸化した熱酸化シリコン(二酸化ケイ素、と呼ばれる)を主に用いている。これは熱酸化膜が非常にクリーンな界面を持つためである。TFTなどにおいては、ガラスの融点の関係上熱酸化はできず、プラズマを用いた化学気相成長(プラズマCVD)などで成膜がなされる。半導体業界では、同じ厚さでも電気容量が高くなる高誘電率の代替材料が求められている。 詳細は「High-k誘電体」を参照 (ja)
- 閘極介電層是一種用在場效電晶體的閘道與基底上的介電質。以目前的科技水平,閘極介電層有許多的限制,如:
* 基底需有極少電子的平面(低密度的電子量子態)
* 高電容,以增加場效電晶體的。
* 足夠厚,以防止因的和外洩。 電容和厚度的限制幾乎是相對的。對矽基場效電晶體來說,閘極介電層幾乎總是二氧化矽,因為會有很乾淨的平面。但無論如何,半導體工業對尋找有高介電係數的替代物質有著很高的興趣,這可以使閘極介電層在相同的厚度下能有更高的電容。 (zh)
|
dbo:wikiPageID
| |
dbo:wikiPageLength
|
- 2176 (xsd:nonNegativeInteger)
|
dbo:wikiPageRevisionID
| |
dbo:wikiPageWikiLink
| |
dbp:wikiPageUsesTemplate
| |
dcterms:subject
| |
rdf:type
| |
rdfs:comment
|
- ゲート絶縁膜(ゲートぜつえんまく)とは、電界効果トランジスタ (FET) において、ゲートとチャネル(基板)の間に存在する。 最先端プロセスにおいて、ゲート絶縁体は以下のような多くの制限を受ける。
* 電気的にクリーンな基板との界面(低密度の電子の量子状態)。
* 高電気容量。FET相互コンダクタンスを増加させる。
* 厚さ。絶縁破壊やトンネル効果によるリーク電流を避ける。 電気容量と厚さの制限はほとんど直接的に互いに対立している。Si基板を用いたFETでは、基板材料であるシリコンを酸化した熱酸化シリコン(二酸化ケイ素、と呼ばれる)を主に用いている。これは熱酸化膜が非常にクリーンな界面を持つためである。TFTなどにおいては、ガラスの融点の関係上熱酸化はできず、プラズマを用いた化学気相成長(プラズマCVD)などで成膜がなされる。半導体業界では、同じ厚さでも電気容量が高くなる高誘電率の代替材料が求められている。 詳細は「High-k誘電体」を参照 (ja)
- 閘極介電層是一種用在場效電晶體的閘道與基底上的介電質。以目前的科技水平,閘極介電層有許多的限制,如:
* 基底需有極少電子的平面(低密度的電子量子態)
* 高電容,以增加場效電晶體的。
* 足夠厚,以防止因的和外洩。 電容和厚度的限制幾乎是相對的。對矽基場效電晶體來說,閘極介電層幾乎總是二氧化矽,因為會有很乾淨的平面。但無論如何,半導體工業對尋找有高介電係數的替代物質有著很高的興趣,這可以使閘極介電層在相同的厚度下能有更高的電容。 (zh)
- A gate dielectric is a dielectric used between the gate and substrate of a field-effect transistor (such as a MOSFET). In state-of-the-art processes, the gate dielectric is subject to many constraints, including:
* Electrically clean interface to the substrate (low density of quantum states for electrons)
* High capacitance, to increase the FET transconductance
* High thickness, to avoid dielectric breakdown and leakage by quantum tunneling.(Further information: high-κ dielectric)
(en)
|
rdfs:label
|
- Gate dielectric (en)
- ゲート絶縁膜 (ja)
- 閘極介電層 (zh)
|
owl:sameAs
| |
prov:wasDerivedFrom
| |
foaf:isPrimaryTopicOf
| |
is dbo:wikiPageWikiLink
of | |
is foaf:primaryTopic
of | |