The DLX is a RISC processor architecture design by John L. Hennessy and David A. Patterson, the principal designers of the MIPS and the Berkeley RISC designs (respectively), the two benchmark examples of RISC design. The DLX is essentially a cleaned up and simplified MIPS, with a simple 32-bit load/store architecture. Intended primarily for teaching purposes, the DLX design is widely used in university-level computer architecture courses.

PropertyValue
dbpprop:abstract
  • The DLX is a RISC processor architecture design by John L. Hennessy and David A. Patterson, the principal designers of the MIPS and the Berkeley RISC designs (respectively), the two benchmark examples of RISC design. The DLX is essentially a cleaned up and simplified MIPS, with a simple 32-bit load/store architecture. Intended primarily for teaching purposes, the DLX design is widely used in university-level computer architecture courses. In the original MIPS design one of the methods used to gain performance was to force all instructions to complete in one cycle, forcing the compiler to insert "no-ops" in cases where the instruction would definitely take longer, as in memory access for instance. In the DLX design a more modern approach to long instructions was used, using a data-forwarding system and reordering instructions. In this case the longer instructions are "stalled" in their functional units, and then re-inserted into the instruction stream when they do complete. Externally it appears execution occurred linearly. DLX instructions can be broken down into three types, R-type, I-type and J-type. R-type instructions are pure register instructions, with three register references contained in the 32-bit word. I-type instructions specify two registers, and use 16 bits to hold an immediate value. Finally J-type instructions are jumps, containing a 26-bit address. Opcodes are 6 bits long, for a total of 64 possible basic instructions. 5 bits are needed to select one of 32 registers. In the case of R-type instructions this means that only 21 bits of the 32-bit word are used, which allows the lower 6 bits to be used as "extended instructions". This allows the DLX to support more than 64 instructions, as long as those instructions work purely on registers. This is useful for things like FPU support. The DLX, like the MIPS design, bases its performance on the use of an instruction pipeline. In the DLX design this is a fairly simple one, "classic" RISC in concept. The pipeline contains five stages: IF - Instruction Fetch unit typically referred to as "the load unit" in modern terminology ID - Instruction Decode unit this unit gets instruction from IF, and extracts opcode and operand from that instruction. It also retrieves register values if requested by the operation. EX - Execution unit runs the instructions, typically referred to as the ALU in modern terminology MEM - Memory access unit the MEM unit fetches data from main memory, under the control of the instructions from ID and EX. WB - WriteBack unit typically referred to as "the store unit" in modern terminology.
  • Der DLX-Mikroprozessor ist eine hypothetische Prozessorarchitektur die von John L. Hennessy und David A. Patterson entwickelt wurde. Er wurde in dem - von beiden gemeinsam verfassten - Buch 'Computer Architecture: A Quantitative Approach' vorgestellt. Der DLX-Prozessor wird mit einem RISC-Befehlssatz angesteuert und besitzt 32 Register, wobei R0 immer fest verdrahtet mit 0 ist. Der Hauptspeicherzugriff erfolgt byteweise. Weiterhin erfolgt der Speicherzugriff aligned und im Big Endian-Modus. Die Befehlswortlänge beim DLX beträgt 32 Bit; es gibt drei Befehlsformate (I-, R- und J-Format).
  • El DLX es un microprocesador RISC diseñado por John Hennessy y David A. Patterson, los diseñadores principales de la arquitectura MIPS y de Berkeley RISC (respectivamente), los dos ejemplos de la arquitectura RISC. El DLX es básicamente un MIPS revisado y simplificado con una arquitectura simple de carga/descarga de 32 bits. Pensado principalmente para propósitos educativos, se utiliza ampliamente en cursos de nivel universitario sobre arquitectura de computadores. Las instrucciones DLX se pueden separar en, tipo R, tipo I y tipo J. Las instrucciones de tipo R son instrucciones de registro puras, con un operando y tres registros contenidos en la palabra de 32 bits. Las de tipo I son similares, pero sólo incluyen un registro, y usan los otros 16bits empleados en las de tipo R para indicar los otros dos registros para almacenar valores inmediatos. Por último, las de tipo J son saltos, conteniendo un operando y una dirección de 26 bits. Los opcodes tienen una longitud de 6 bits, lo que hacen un total de 64 posibles instrucciones básicas. Hacen falta 5 bits para seleccionar uno de los 32 registros. En el caso de las instrucciones de tipo J sólo 18 de los 32 bits de la palabra son usados, lo que implica que los 6 bits más bajos se puedan emplear para indicar "instrucciones extendidas". Esto permite al DLX más de 64 instrucciones, siempre y cuando sólo trabajen con registros. Es útil para, por ejemplo, el soporte de Unidad de coma flotante. El DLX, como el MIPS, basa su rendimiento en el uso de la segmentación de cauce o pipeline. En el diseño DLX es un ejemplo sencillo, un concepto clásico del RISC. La segmentación de cauce tiene cinco etapas: IF - Unidad de obtención de instrucción. Típicamente referida como la "unidad de carga" en terminología moderna. ID - Unidad de decodificación de instrucción. Esta unidad toma la instrucción del IF, y extrae el opcode y los operandos. También obtiene los valores en registros si es necesario. EX - Unidad de ejecución. Ejecuta la instrucción, normalmente referido como ALU en terminología moderna. MEM - Unidad de acceso a memoria. Obtiene datos de la memoria, Controlada desde el ID y el EX. WB - WriteBack unit. Llamada la unidad de almacenamiento en terminología moderna. En el diseño MIPS original uno de los métodos para ganar rendimiento era forzar la finalización de cada instrucción en un ciclo, forzando al compilador a insertar "noops" en los casos en los que la instrucción fuera a tardar más, como por ejemplo, en accesos a memoria. En el DLX se usó una aproximación más moderna a instrucciones largas, utilizando un sistema de reenvío de información (data-forwarding) e instrucciones de reordenación. Así las instrucciones que tardan más en ejecutarse son "retenidas" en sus unidades y reinsertadas en la cadena de ejecución cuando se completan. Externamente parece que la ejecución se realizara de forma lineal.
  • Le DLX est un design de microprocesseur RISC effectué par John L. Hennessy et David A. Patterson, les principaux créateurs respectivement des modèles MIPS et Berkeley RISC, les deux types repères de la famille RISC. Le DLX est principalement un MIPS simplifié avec une architecture 32 bits à chargement/enregistrement. Destiné initialement à l'enseignement, le design DLX est très utilisé dans les cours d'architecture des calculateurs, dans l'enseignement supérieur. Les instructions DLX peuvent être classées en trois types : type R, type I et type J. Les instructions de type R sont des instructions de registres uniquement, avec une opérande et trois numéros de registres dans un mot de 32 bits. Les instructions de type I sont similaires, mais n'incluent qu'un numéro de registre et utilisent les 16 bits restants pour embarquer une valeur immédiate. Les instructions de type J sont des sauts (jumps en anglais), contenant une opérande et une adresse 26 bits. Les instructions sont de longueur 6 bits, pour un total de 64 instructions basiques. 4 bits sont requis pour sélectionner un registre parmi 16. Dans le cas des instructions de type R, ceci signifie que seuls 18 bits des 32 bits sont utilisés, ce qui permet d'utiliser les 6 bits de poids faible comme "instructions étendues". Ceci permet au DLX de supporter plus de 64 instructions, tant que ces instructions fonctionnent uniquement sur les registres. C'est utile par exemple pour gérer une FPU. Le DLX, tout comme le MIPS, base ses performances sur l'utilisation d'une pipeline d'instructions. Dans le design DLX, elle est relativement simple, du type RISC. Cette pipeline contient cinq étages : IF : Instruction Fetch, chargement de l'instruction ID : Instruction Decode, l'unité reçoit l'instruction d'IF, et en extrait l'opérateur et les opérandes, elle récupère également les valeurs des registres si elles sont requises par l'opération EX : Execute, effectue l'instruction, c'est l'UAL MEM : Memory access, charge les données depuis la mémoire centrale, sous le contrôle des instructions d'IE et EX. WB : Write Back, enregistre les résultats de l'instruction. Dans le MIPS original, une des méthodes utilisées pour améliorer les performances était de forcer l'exécution de toutes les instructions en un cycle, obligeant le compilateur à insérer des "noops" dans les cas où une instruction demanderait plus de temps, pour des accès mémoire par exemple. Pour le design du DLX, une approche plus moderne a été utilisée pour les instructions lentes, utilisant un système de retransfert de données et de reclassement des instructions. Dans ce cas les instructions nécessitant plus de cycles sont "bloquées" (stalled en anglais) dans leur unités, puis ré-insérées dans le flux des instructions quand elles se finissent. Globalement, l'exécution paraît s'être effectuée linéairement.
  • DLX è un'architettura di microprocessori RISC sviluppata da John L. Hennessy e David A. Patterson, i principali sviluppatori dell'architettura MIPS e del progetto Berkeley RISC i due progetti che diedero via all'epoca RISC. L'architettura DLX è sostanzialmente una versione semplificata e ripulita dell'architettura MIPS sviluppata per scopo didattico in ambito universitario. L'architettura DLX è un'architettura a 32 bit del tipo load/store che essendo progettata come esempio di studio per i corsi universitari non comprende tutte le complicazioni di una moderna architettura RISC. Le istruzioni DLX sono di tre tipi, le istruzioni R le istruzioni I e le istruzioni J. Le istruzioni R lavorano esclusivamente tra registri, utilizza un operando e tre registri contenuti in una parola di 32 bit. L'istruzione I è simile solo che utilizza un solo registro mentre i 16 bit lasciati liberi dagli altri due registi vengono utilizzati per inserire un valore assoluto. Le istruzioni J invece sono istruzioni di salto e contiene un operatore e un indirizzo assoluto da 26 bit. Le istruzioni sono lunghe 6 bit e quindi forniscono al massimo 64 istruzioni, 4 bit sono utilizzati per selezionare uno dei 16 registri disponibili. Nel caso delle istruzioni R solo i primi 18 bit sono utilizzati direttamente dalle istruzioni, 6 bit sono utilizzati per definire delle istruzioni aggiuntive. Queste istruzioni aggiuntive (che possono lavorare solo con i registri) sono comode se si volesse aggiungere il supporto per la FPU o per altre estensioni. Il DLX come i processori MIPS si basano sull'utilizzo di pipeline per incrementare le prestazioni. la pipeline è una semplice versione a cinque stadi, la classica pipeline di un'architettura RISC. IF - Instruction Fetch unit Unità di caricamento delle istruzioni, la terminologia moderna utilizza il nome di load unit ID - Instruction Decode unit Questa unità riceve le istruzioni caricate, estrae l'opcode e gli operando dall'istruzione. Questa unità inoltre recupera i valori dai registri. EX - Execution unit Questa unità riceve gli operandi ed esegue le operazioni aritmetiche e logiche. Viene indicata come ALU con la terminologia moderna. MEM - Memory access unit Questa unità carica i dati dalla memoria principale sotto il controllo delle unità ID e EX WB - WriteBack unit Questa unità memorizza i risultati, la terminologia moderna la identifica come store unit L'architettura MIPS prevedeva che tutte le operazioni fossero eseguite in un ciclo di clock per ottenere elevate prestazioni. Nel caso di operazioni più lunghe (come l'accesso alla memoria) il compilatore inseriva delle NOP per fermare la pipeline. Nell'architettura DLX invece si segue un approccio più moderno. Il processore usa il data-forwarding e il riordino delle istruzioni. Quando il processore incontra delle istruzioni non eseguibili in un ciclo di clock le istruzioni vengono bloccate nelle unità funzionali e reinserite nel flusso di esecuzione quando sono pronte. Esternamente le istruzioni vengono eseguite nell'ordine indicato dal programma.
  • Architektura DLX - architektura procesora typu RISC. Dostępny jest jej emulator - WinDLX.
dbpprop:bits
  • 32 (xsd:integer)
dbpprop:design
  • RISC
dbpprop:designer
dbpprop:hasPhotoCollection
dbpprop:name
  • DLX
dbpprop:reference
dbpprop:wikiPageUsesTemplate
rdfs:comment
  • The DLX is a RISC processor architecture design by John L. Hennessy and David A. Patterson, the principal designers of the MIPS and the Berkeley RISC designs (respectively), the two benchmark examples of RISC design. The DLX is essentially a cleaned up and simplified MIPS, with a simple 32-bit load/store architecture. Intended primarily for teaching purposes, the DLX design is widely used in university-level computer architecture courses.
  • Der DLX-Mikroprozessor ist eine hypothetische Prozessorarchitektur die von John L. Hennessy und David A. Patterson entwickelt wurde. Er wurde in dem - von beiden gemeinsam verfassten - Buch 'Computer Architecture: A Quantitative Approach' vorgestellt. Der DLX-Prozessor wird mit einem RISC-Befehlssatz angesteuert und besitzt 32 Register, wobei R0 immer fest verdrahtet mit 0 ist. Der Hauptspeicherzugriff erfolgt byteweise. Weiterhin erfolgt der Speicherzugriff aligned und im Big Endian-Modus.
  • El DLX es un microprocesador RISC diseñado por John Hennessy y David A. Patterson, los diseñadores principales de la arquitectura MIPS y de Berkeley RISC (respectivamente), los dos ejemplos de la arquitectura RISC. El DLX es básicamente un MIPS revisado y simplificado con una arquitectura simple de carga/descarga de 32 bits. Pensado principalmente para propósitos educativos, se utiliza ampliamente en cursos de nivel universitario sobre arquitectura de computadores.
  • Le DLX est un design de microprocesseur RISC effectué par John L. Hennessy et David A. Patterson, les principaux créateurs respectivement des modèles MIPS et Berkeley RISC, les deux types repères de la famille RISC. Le DLX est principalement un MIPS simplifié avec une architecture 32 bits à chargement/enregistrement. Destiné initialement à l'enseignement, le design DLX est très utilisé dans les cours d'architecture des calculateurs, dans l'enseignement supérieur.
  • DLX è un'architettura di microprocessori RISC sviluppata da John L. Hennessy e David A. Patterson, i principali sviluppatori dell'architettura MIPS e del progetto Berkeley RISC i due progetti che diedero via all'epoca RISC. L'architettura DLX è sostanzialmente una versione semplificata e ripulita dell'architettura MIPS sviluppata per scopo didattico in ambito universitario.
  • Architektura DLX - architektura procesora typu RISC. Dostępny jest jej emulator - WinDLX.
rdfs:label
  • DLX
  • DLX-Mikroprozessor
  • DLX
  • DLX
  • DLX (informatica)
  • DLX
owl:sameAs
skos:subject
foaf:page
is dbpprop:disambiguates of
is dbpprop:redirect of