Column Access Strobe (CAS) latency, or CL, is the delay time between the moment a memory controller tells the memory module to access a particular memory column on a RAM module, and the moment the data from the given array location is available on the module's output pins.

Property Value
dbo:abstract
  • Column Access Strobe (CAS) latency, or CL, is the delay time between the moment a memory controller tells the memory module to access a particular memory column on a RAM module, and the moment the data from the given array location is available on the module's output pins. In asynchronous DRAM, the interval is specified in nanoseconds (absolute time). In synchronous DRAM, the interval is specified in clock cycles. Because the latency is dependent upon a number of clock ticks instead of absolute time, the actual time for an SDRAM module to respond to a CAS event might vary between uses of the same module if the clock rate differs. (en)
  • CAS es un acrónimo para Column Address Strobe o Column Address Select. Se refiere a la posición de la columna de memoria física en una matriz (constituida por columnas y filas) de condensadores usados en módulos de memoria dinámica de acceso aleatorio (DRAM). Así, la latencia CAS (CL) es el tiempo (en número de ciclos de reloj) que transcurre entre que el controlador de memoria envía una petición para leer una posición de memoria y el momento en que los datos son enviados a los pines de salida del módulo. Los datos son almacenados en celdas de memoria individuales, cada uno identificado de manera única por banco de memoria, fila y columna. Para tener acceso al DRAM, los controladores primero seleccionan el banco de memoria, luego una fila (usando el RAS), luego una columna (usando el CAS) y finalmente solicitan leer los datos de la posición física de la celda de memoria. La latencia CAS es el número de ciclos de reloj que transcurren desde que la petición de datos es enviada hasta que los datos son transmitidos desde el módulo. Al seleccionar una tarjeta de memoria RAM, cuanto menor sea la latencia CAS (dada la misma velocidad de reloj), mejor será el rendimiento del sistema. La RAM DDR debería tener una latencia CAS de aproximadamente 3 u, óptimamente, 2 (y más recientemente tan bajo como 1,5). La RAM DDR2 puede tener latencias en los límites de 3 a 5. La comparación entre velocidades de reloj podría resultar engañosa. La latencia CAS sólo especifica el tiempo entre la petición y el primer bit obtenido. La velocidad de reloj especifica la latencia entre bits. Así, leyendo cantidades importantes de datos, una velocidad de reloj más alta puede ser más eficiente en la práctica, incluso con una latencia CAS mayor de 5. Las memorias DDR3, cuyas velocidades de reloj rondan desde los 1.333 Mhz a mayores, pasando por 1.600 y 2.000 Mhz, tienen CAS que van de 6 a 9 generalmente. Una memoria con CAS 6 y 1.600 Mhz tiene normalmente mayor precio que otra con CAS 9 y 1.600 Mhz, independientemente de su capacidad (1 ó 2 Gb, por ejemplo), esto es normal ya que a igual frecuencia un CAS inferior implica un rendimiento superior. A finales de 2012, el estándar más utilizado es DDR3 a 1600 MhZ, muchos módulos admiten subir la velocidad muy por encima de los 2000 MhZ pero el precio suele dispararse, especialmente considerando que no se suele notar mucha diferencia en el rendimiento. (es)
  • Mit der Column Address Strobe Latency (englisch, kurz CL oder CAS Latency), auch Speicherlatenz genannt, wird die Verzögerung zwischen der Adressierung in einem DRAM-Baustein und der Bereitstellung der an dieser Adresse gespeicherten Daten bezeichnet. Die CL gibt an, wie viele Taktzyklen der Speicherbaustein benötigt, um die während des CAS gelieferten Daten zu verarbeiten, bevor er weitere Befehle entgegennehmen, bzw. das Ergebnis mitteilen kann. Je höher der CL-Wert, desto mehr Taktzyklen werden für die Verarbeitung benötigt, womit auch die davon abhängende Verzögerung größer wird. Die beschleunigende Wirkung von geringeren CL-Timings wird jedoch gewöhnlich überschätzt. Sie liegt im Allgemeinen unter 5 % und gilt damit als für den Anwender nicht wahrnehmbar. Trotzdem sind viele Kunden bereit, für derartige Module Aufpreise zu bezahlen. Die enttäuschende Beschleunigungswirkung lässt sich hauptsächlich durch die immer wirksameren und größeren Caches auf den Prozessoren erklären, die bereits ca. 90–95 % aller Zugriffe abfangen. Außerdem ist zu beachten, dass es auch andere Latenzen gibt, die einen Einfluss auf die Performance haben. (de)
  • Le column address strobe (CAS, temps d'accès à une colonne) est un délai d'accès dans les étapes de la synchronisation de la mémoire vive d'un ordinateur. C'est un paramètre de la mémoire vive RAM. Il est composé de quatre informations et est noté par exemple : * Cas 2.5 (2.5-8-4-4) * Cas 5 (5-5-5-12) La synchronisation de la mémoire (timing en anglais) est une succession de cycles d'horloge nécessaires pour accéder à une donnée stockée en mémoire vive. Symbolisé par quatre chiffres qui correspondent dans l'ordre aux valeurs suivantes : CAS delay ou CAS latency, CAS signifiant column address strobe, il s'agit du nombre de cycles d'horloge s'écoulant entre l'envoi de la commande de lecture et l'arrivée effective de la donnée. Autrement dit, il s'agit du temps d'accès à une colonne. RAS precharge time noté tRP, RAS signifiant row address strobe, il s'agit du nombre de cycles d'horloge entre deux instructions RAS, c'est-à-dire entre deux accès à une ligne. RAS to CAS delay noté parfois tRCD, il s'agit du nombre de cycles d'horloge correspondant au temps d'accès d'une ligne à une colonne. RAS active time noté parfois tRAS, il s'agit du nombre de cycles d'horloge correspondant au temps d'accès à une ligne. * Portail de l’informatique Portail de l’informatique (fr)
  • CAS latency, CL (ang. column address strobe latency, opóźnienie bramkowania adresu kolumny) – czas utajenia (opóźnienie, czas dostępu), mierzony liczbą cykli zegara, jaki upływa między wysłaniem przez kontroler pamięci RAM żądania dostępu do określonej kolumny pamięci a otrzymaniem danych z tej kolumny przez kontroler. Im niższa jest wartość CAS latency (przy danej częstotliwości taktowania), tym mniej czasu potrzeba na pobranie danych z pamięci – inaczej mówiąc: „im krótszy czas utajenia, tym lepiej”. Czas utajenia wpływa bowiem na szybkość wykonywania w pamięci operacji, takich jak pobranie kolejnej instrukcji do wykonania przez procesor (odczyt, zapis, porównanie, przesunięcie bitowe, itp). Im dłuższy czas oczekiwania, tym dłużej procesor musi czekać na reakcję ze strony pamięci. Można przyspieszyć działanie pamięci stosując tzw. przeplot (ang. interleaving) co pozwala na rozdzielenie operacji zapisu na kilka banków pamięci, lub stosując pamięć podręczną (ang. cache) co umożliwia tymczasowe przechowywanie przetwarzanych danych w celu synchronizacji z modułami pamięci. Większość producentów pamięci dynamicznych podaje parametr CAS latency w nazwie konkretnego modelu. Niektórzy podają go bezpośrednio, np. CL5. (pl)
  • CAS-латентность (англ. column address strobe latency, CAS latency, CL, CAS-задержка) — это период ожидания (в циклах) между запросом процессора на получение содержимого ячейки памяти и временем, когда оперативная память сделает доступной для чтения первую ячейку запрошенного адреса. Модули памяти SDR SDRAM могут иметь задержку CAS, равную 1, 2 или 3 циклам. Модули DDR SDRAM могут иметь задержку CAS, равную 2 или 2.5. На модулях памяти обозначается как CAS или CL. Пометка CAS2, CAS-2, CAS=2, CL2, CL-2 или CL=2 обозначает величину задержки, равную 2. (ru)
dbo:wikiPageExternalLink
dbo:wikiPageID
  • 1411537 (xsd:integer)
dbo:wikiPageRevisionID
  • 741595796 (xsd:integer)
dct:subject
http://purl.org/linguistics/gold/hypernym
rdf:type
rdfs:comment
  • CAS-латентность (англ. column address strobe latency, CAS latency, CL, CAS-задержка) — это период ожидания (в циклах) между запросом процессора на получение содержимого ячейки памяти и временем, когда оперативная память сделает доступной для чтения первую ячейку запрошенного адреса. Модули памяти SDR SDRAM могут иметь задержку CAS, равную 1, 2 или 3 циклам. Модули DDR SDRAM могут иметь задержку CAS, равную 2 или 2.5. На модулях памяти обозначается как CAS или CL. Пометка CAS2, CAS-2, CAS=2, CL2, CL-2 или CL=2 обозначает величину задержки, равную 2. (ru)
  • Column Access Strobe (CAS) latency, or CL, is the delay time between the moment a memory controller tells the memory module to access a particular memory column on a RAM module, and the moment the data from the given array location is available on the module's output pins. (en)
  • Mit der Column Address Strobe Latency (englisch, kurz CL oder CAS Latency), auch Speicherlatenz genannt, wird die Verzögerung zwischen der Adressierung in einem DRAM-Baustein und der Bereitstellung der an dieser Adresse gespeicherten Daten bezeichnet. Die CL gibt an, wie viele Taktzyklen der Speicherbaustein benötigt, um die während des CAS gelieferten Daten zu verarbeiten, bevor er weitere Befehle entgegennehmen, bzw. das Ergebnis mitteilen kann. Je höher der CL-Wert, desto mehr Taktzyklen werden für die Verarbeitung benötigt, womit auch die davon abhängende Verzögerung größer wird. (de)
  • CAS es un acrónimo para Column Address Strobe o Column Address Select. Se refiere a la posición de la columna de memoria física en una matriz (constituida por columnas y filas) de condensadores usados en módulos de memoria dinámica de acceso aleatorio (DRAM). Así, la latencia CAS (CL) es el tiempo (en número de ciclos de reloj) que transcurre entre que el controlador de memoria envía una petición para leer una posición de memoria y el momento en que los datos son enviados a los pines de salida del módulo. (es)
  • Le column address strobe (CAS, temps d'accès à une colonne) est un délai d'accès dans les étapes de la synchronisation de la mémoire vive d'un ordinateur. C'est un paramètre de la mémoire vive RAM. Il est composé de quatre informations et est noté par exemple : * Cas 2.5 (2.5-8-4-4) * Cas 5 (5-5-5-12) La synchronisation de la mémoire (timing en anglais) est une succession de cycles d'horloge nécessaires pour accéder à une donnée stockée en mémoire vive. Symbolisé par quatre chiffres qui correspondent dans l'ordre aux valeurs suivantes : (fr)
  • CAS latency, CL (ang. column address strobe latency, opóźnienie bramkowania adresu kolumny) – czas utajenia (opóźnienie, czas dostępu), mierzony liczbą cykli zegara, jaki upływa między wysłaniem przez kontroler pamięci RAM żądania dostępu do określonej kolumny pamięci a otrzymaniem danych z tej kolumny przez kontroler. Większość producentów pamięci dynamicznych podaje parametr CAS latency w nazwie konkretnego modelu. Niektórzy podają go bezpośrednio, np. CL5. (pl)
rdfs:label
  • CAS latency (en)
  • Column Address Strobe Latency (de)
  • Latencia CAS (es)
  • Column address strobe (fr)
  • CAS latency (pl)
  • CAS-латентность (ru)
owl:sameAs
prov:wasDerivedFrom
foaf:isPrimaryTopicOf
is dbo:wikiPageDisambiguates of
is dbo:wikiPageRedirects of
is foaf:primaryTopic of