Boundary scan is a method for testing interconnects (wire lines) on printed circuit boards or sub-blocks inside an integrated circuit. Boundary scan is also widely used as a debugging method to watch integrated circuit pin states, measure voltage, or analyze sub-blocks inside an integrated circuit.

Property Value
dbo:abstract
  • Boundary Scan und Grenzpfadabtastung sind synonyme Begriffe für ein standardisiertes Verfahren zum Testen digitaler und analoger Bausteine in der Elektronik. Durch die Komplexität und Kleinheit heutiger Schaltungsaufbauten wird es immer schwieriger, physisch auf bestimmte Punkte einer Schaltung zuzugreifen. Die Verschaltung von Platinen wird vermehrt über zusätzliche innere Verbindungsleitungen geführt. Sogenannte Mehrlagenplatinen (engl. multilayer PCBs) können bis zu 20 solcher Verdrahtungsebenen besitzen. Außerdem werden Integrierte Schaltungen (ICs) mit sehr vielen Pins häufig in Gehäusen geliefert, die einen mechanischen Zugriff unmöglich machen, da sämtliche Anschlüsse unter dem Gehäuse verborgen sind. Es ist also notwendig, Leiterplatten ohne direkten physischen Zugang zu prüfen, wie er zum Beispiel bei einem In-Circuit-Test notwendig ist. Das als Boundary Scan bekannte Verfahren wurde vorwiegend in Europa (Philips) entwickelt und ist inzwischen international genormt. Die Boundary Scan-Methode verwendet zusätzliche Zellen (Latches), mit deren Hilfe Signale über vordefinierte Pfade von außen in die zu testende Schaltung injiziert werden können. Die Signale aus der Schaltung, die an Pins des IC anliegen, können über den Scanpfad erfasst werden. Im Normalbetrieb sind die Latches passiv. Es besteht kein Unterschied zu ICs ohne Boundary Scan-Funktionalität; die Anschlüsse des Chip sind nur mit den Pins des IC verbunden. Im Testbetrieb werden sie dem Verfahren entsprechend aktiv gesteuert. Um die Anwendung der Boundary Scan-Methode in einer integrierten Schaltung zu ermöglichen, werden (mindestens) an den Ein- und Ausgängen hochintegrierter Bausteine entsprechende spezielle Modifikationen eingebaut. Dabei ist an jedem Ein- oder Ausgang eines IC eine Boundary Scan-Zelle eingebaut. Alle Boundary Scan-Zellen sind seriell zu einer Kette verknüpft, welche die gesamte I/O-Struktur der Integrierten Schaltung umfasst. Das IC besitzt mindestens vier eigens reservierte Steuerungs- und Daten-Pins. Dabei handelt es sich um Testdaten-Eingang (TDI) und –Ausgang (TDO), einen Test-Takt (TCK) und einen Test Mode Select-Anschluss (TMS) sowie den optionalen Test-Reset-Eingang (TRST). Diese Pins ergeben zusammen den Test Access Port (TAP). Dabei handelt es sich um einen synchronen endlichen Automaten (engl. finite state machine, FSM) mit 16 möglichen Zuständen. Über TDI/TDO werden die Testdaten weitergegeben. TMS dient zur Verteilung von Steuerbefehlen, welche individuell für jede Integrierte Schaltung den gewünschten Test-Modus einstellen. Mit der steigenden Flanke von TCK werden jeweils die externen Daten von TDI in die entsprechenden Register eingelesen. TRST dient zum Initialisieren der FSM. Die eigentliche Scankette beginnt mit dem TDI-Eingangspin der Schaltung. Dieser wird über den Stecker auf der Leiterplatte mit dem TDO des Boundary Scan-Testgeräts verbunden. Die Kette wird durch Verbinden der TDO-Ausgänge der einzelnen ICs jeweils mit TDI des nächsten IC fortgesetzt. Am Ende der Kette wird über den Stecker der letzte TDO-Ausgang mit TDI des Boundary Scan-Testgeräts verbunden. TMS, TCK und optional TRST werden parallel von allen ICs mit den entsprechenden Pins am Stecker verbunden. TDI- und TDO-Daten werden über eine Schiebe-Funktion in die Eingangs-Scan-Zellen (Scankette, siehe Scan Test) seriell ein- bzw. ausgeschoben. Wenn alle TDI-Daten eingetaktet sind, werden sie parallel in die zu testende Schaltungsanordnung ausgegeben. Das Antwortsignal kann dann von den Ausgangs-Scan-Zellen erfasst und seriell ausgelesen werden. Die Scan-Zellen befinden sich meist an den I/O-Pins, welche dadurch umgangen werden können. Durch das Boundary Scan-Prinzip vermeidet man das Kontaktieren einer großen Anzahl von Pins und damit mögliche Kontaktfehler und erreicht leicht (Teil)-Schaltungen im Inneren eines Chips. Meist wird eine Vielzahl von Scanketten (scan chains) parallel betrieben. Mit Hilfe der Boundary Scan-Funktionalität können Verbindungen zwischen Pins mit Boundary Scan-Funktion geprüft werden. Ebenso ist es möglich, Kurzschlüsse zwischen diesen Pins festzustellen.Mit Hilfe der Boundary Scan-Ausgangszellen können auch externe programmierbare Speicher programmiert werden. Typischerweise handelt es sich dabei um Flash-Speicher. Durch den Umweg über die Scankette ist dieses Verfahren aber langsamer als andere Programmierverfahren und somit nur für kleinere Datenmengen geeignet.Flüchtige Speicher können durch Programmieren und anschließendes Auslesen von Bitmustern über die Boundary Scan-Zellen überprüft werden. Dadurch können auch ihre Lötverbindungen geprüft werden. Dieses Verfahren wird beispielsweise bei RAM-Speichern verwendet. Der JTAG-Standard IEEE 1149.1 legt die Spezifikationen des TAP-Busses sowie der Scan-Zellen fest. Dieser Standard wird durch den P1500-Standard zum Backplane-Testen ergänzt, um viele unterschiedliche Systeme in einer elektronischen Einheit über dieselbe Schnittstelle zu testen. Für den Test von analogen Signalen wurde inzwischen der JTAG-Standard IEEE 1149.4 definiert. AC-gekoppelte oder differenzielle Signale können unter Verwendung des JTAG-Standard IEEE 1149.6 getestet werden. (de)
  • Boundary scan is a method for testing interconnects (wire lines) on printed circuit boards or sub-blocks inside an integrated circuit. Boundary scan is also widely used as a debugging method to watch integrated circuit pin states, measure voltage, or analyze sub-blocks inside an integrated circuit. The Joint Test Action Group (JTAG) developed a specification for boundary scan testing that was standardized in 1990 as the IEEE Std. 1149.1-1990. In 1994, a supplement that contains a description of the Boundary Scan Description Language (BSDL) was added which describes the boundary-scan logic content of IEEE Std 1149.1 compliant devices. Since then, this standard has been adopted by electronic device companies all over the world. Boundary scan is now mostly synonymous with JTAG. (en)
  • Периферийное сканирование (англ. Boundary Scan) — вид структурного тестирования печатной платы с установленными на неё компонентами, основанный на применении в некоторых микросхемах стандарта IEEE 1149.1(.4, .6). Широко используется также термин «Граничное сканирование». Результатом периферийного сканирования является информация о наличии в электроцепях типичных неисправностей, возникающих при производстве печатных плат: * коротких замыканий (bridges), * непропаек (opens), * западаний на 0 или 1 (stuck at 0, stuck at 1), * обрывов дорожек. Периферийным сканирование было названо из-за того, что соответствующие микросхемы могут при определённых условиях сами протестировать своё окружение — периферию — на наличие неисправностей. Периферийное сканирование было предложено впервые ещё в 1985 году и было реализовано в 1990 году в виде стандарта IEEE 1149.1. В течение первых нескольких лет существования периферийное сканирование постепенно набрало популярность, так как производители микросхем предлагали всё большее количество компонентов, поддерживающих стандарт IEEE 1149.1. (ru)
  • 边界扫描(英语:Boundary scan)是一種檢查印刷電路板上的連線或是積體電路中模組的方式。边界扫描也可以當作是一種调试的方式。 聯合測試工作組(JTAG)訂定了一個有關边界扫描的規範,在1990年成為IEEE1149.1-1990文檔。在1994年時增加了一份附件,其中定義了邊界掃描描述語言,用以描述IEEE 1149.1相容設備的边界扫描邏輯定義。從那時開始,這個標準被全球的電子企業廣泛採用。邊界掃描幾乎成為了JTAG的同義詞。 (zh)
dbo:wikiPageExternalLink
dbo:wikiPageID
  • 1452497 (xsd:integer)
dbo:wikiPageRevisionID
  • 720905602 (xsd:integer)
dct:subject
http://purl.org/linguistics/gold/hypernym
rdf:type
rdfs:comment
  • 边界扫描(英语:Boundary scan)是一種檢查印刷電路板上的連線或是積體電路中模組的方式。边界扫描也可以當作是一種调试的方式。 聯合測試工作組(JTAG)訂定了一個有關边界扫描的規範,在1990年成為IEEE1149.1-1990文檔。在1994年時增加了一份附件,其中定義了邊界掃描描述語言,用以描述IEEE 1149.1相容設備的边界扫描邏輯定義。從那時開始,這個標準被全球的電子企業廣泛採用。邊界掃描幾乎成為了JTAG的同義詞。 (zh)
  • Boundary scan is a method for testing interconnects (wire lines) on printed circuit boards or sub-blocks inside an integrated circuit. Boundary scan is also widely used as a debugging method to watch integrated circuit pin states, measure voltage, or analyze sub-blocks inside an integrated circuit. (en)
  • Boundary Scan und Grenzpfadabtastung sind synonyme Begriffe für ein standardisiertes Verfahren zum Testen digitaler und analoger Bausteine in der Elektronik. Durch die Komplexität und Kleinheit heutiger Schaltungsaufbauten wird es immer schwieriger, physisch auf bestimmte Punkte einer Schaltung zuzugreifen. Die Verschaltung von Platinen wird vermehrt über zusätzliche innere Verbindungsleitungen geführt. Sogenannte Mehrlagenplatinen (engl. multilayer PCBs) können bis zu 20 solcher Verdrahtungsebenen besitzen. Außerdem werden Integrierte Schaltungen (ICs) mit sehr vielen Pins häufig in Gehäusen geliefert, die einen mechanischen Zugriff unmöglich machen, da sämtliche Anschlüsse unter dem Gehäuse verborgen sind. Es ist also notwendig, Leiterplatten ohne direkten physischen Zugang zu prüfen, wi (de)
  • Периферийное сканирование (англ. Boundary Scan) — вид структурного тестирования печатной платы с установленными на неё компонентами, основанный на применении в некоторых микросхемах стандарта IEEE 1149.1(.4, .6). Широко используется также термин «Граничное сканирование». Результатом периферийного сканирования является информация о наличии в электроцепях типичных неисправностей, возникающих при производстве печатных плат: * коротких замыканий (bridges), * непропаек (opens), * западаний на 0 или 1 (stuck at 0, stuck at 1), * обрывов дорожек. (ru)
rdfs:label
  • Boundary Scan Test (de)
  • Boundary scan (en)
  • Периферийное сканирование (ru)
  • 边界扫描 (zh)
owl:sameAs
prov:wasDerivedFrom
foaf:homepage
foaf:isPrimaryTopicOf
is dbo:wikiPageRedirects of
is foaf:primaryTopic of