About: Memory timings   Goto Sponge  NotDistinct  Permalink

An Entity of Type : owl:Thing, within Data Space : dbpedia.org associated with source document(s)
QRcode icon
http://dbpedia.org/describe/?url=http%3A%2F%2Fdbpedia.org%2Fresource%2FMemory_timings

Memory timings or RAM timings measure the performance of DRAM memory using four parameters: CL, TRCD, TRP, and TRAS in units of clock cycles; they are commonly written as four numbers separated with dashes, e.g. 7-8-8-24. The fourth (tRAS) is often omitted, and a fifth, the Command rate, sometimes added (normally 2T or 1T - also 2N, 1N). These parameters specify the latencies (time delays) that affect speed of random access memory. Lower numbers usually imply faster performance. What determines absolute system performance is actual latency time, usually measured in nanoseconds.

AttributesValues
rdfs:label
  • كمون ذاكرة
  • Latence CAS
  • Латентность (характеристика оперативной памяти)
  • Memory timings
rdfs:comment
  • 25بك المحتوى هنا ينقصه الاستشهاد بمصادر. يرجى إيراد مصادر موثوق بها. أي معلومات غير موثقة يمكن التشكيك بها وإزالتها. (مارس 2016) كمون ذاكرة (بالإنجليزية: memory latency) وهوالوقت الذي تستغرقه الذاكرة من إعطاء الأمر بقرائة المعلومات إلى حين استرجاعها. وإن هذا الوقت مهم جدا في عالم الحاسوب لأن وحدة المعالجة المركزية لا تستطيع احتواء المعلومات كلها في تنظيم الذاكرة المخبئية ولكن تقوم بسحب المعلومات من ذاكرة الوصول العشوائي فلذلك يعمل الحاسوب أسرع كلما كان كمون الذاكرة صغيرة. * 32xبوابة معلوماتية25بك هذه بذرة مقالة عن عتاد الحاسوب بحاجة للتوسيع. شارك في تحريرها.
  • La latence CAS (CAS Latency (CL) en anglais) correspond au nombre de cycles d'horloge précédant l'acheminement des données après la réception d'une commande, ce délai dépend du temps de réaction interne. Il est lié au délai d'activation d'une rangée (Row Address Strobe (RAS) en anglais) et au délai d'activation d'une colonne (Column Address Strobe (CAS) en anglais) correspondant à une adresse mémoire ainsi qu'au délai que le circuit prend pour renvoyer le contenu sur le bus de données. Elle est exprimée en nanosecondes, mais plus généralement en nombre de cycles d'horloge.
  • Memory timings or RAM timings measure the performance of DRAM memory using four parameters: CL, TRCD, TRP, and TRAS in units of clock cycles; they are commonly written as four numbers separated with dashes, e.g. 7-8-8-24. The fourth (tRAS) is often omitted, and a fifth, the Command rate, sometimes added (normally 2T or 1T - also 2N, 1N). These parameters specify the latencies (time delays) that affect speed of random access memory. Lower numbers usually imply faster performance. What determines absolute system performance is actual latency time, usually measured in nanoseconds.
  • Латентность (англ. CAS Latency, CL; жарг. тайминг) — временна́я задержка сигнала при работе динамической оперативной памяти со страничной организацией (в частности, SDRAM). В просторечии эти временны́е задержки называют — тайминги и для краткости записывают в виде трех чисел, по порядку: CAS Latency, RAS to CAS Delay и RAS Precharge Time. Они могут принимать значения от 2 до 16. От них в значительной степени зависит пропускная способность участка «процессор-память» и задержки чтения данных из памяти и, как следствие, быстродействие системы.
sameAs
dct:subject
Wikipage page ID
Wikipage revision ID
Link from a Wikipage to another Wikipage
foaf:isPrimaryTopicOf
prov:wasDerivedFrom
has abstract
  • 25بك المحتوى هنا ينقصه الاستشهاد بمصادر. يرجى إيراد مصادر موثوق بها. أي معلومات غير موثقة يمكن التشكيك بها وإزالتها. (مارس 2016) كمون ذاكرة (بالإنجليزية: memory latency) وهوالوقت الذي تستغرقه الذاكرة من إعطاء الأمر بقرائة المعلومات إلى حين استرجاعها. وإن هذا الوقت مهم جدا في عالم الحاسوب لأن وحدة المعالجة المركزية لا تستطيع احتواء المعلومات كلها في تنظيم الذاكرة المخبئية ولكن تقوم بسحب المعلومات من ذاكرة الوصول العشوائي فلذلك يعمل الحاسوب أسرع كلما كان كمون الذاكرة صغيرة. * 32xبوابة معلوماتية25بك هذه بذرة مقالة عن عتاد الحاسوب بحاجة للتوسيع. شارك في تحريرها.
  • La latence CAS (CAS Latency (CL) en anglais) correspond au nombre de cycles d'horloge précédant l'acheminement des données après la réception d'une commande, ce délai dépend du temps de réaction interne. Il est lié au délai d'activation d'une rangée (Row Address Strobe (RAS) en anglais) et au délai d'activation d'une colonne (Column Address Strobe (CAS) en anglais) correspondant à une adresse mémoire ainsi qu'au délai que le circuit prend pour renvoyer le contenu sur le bus de données. Elle est exprimée en nanosecondes, mais plus généralement en nombre de cycles d'horloge. La mémoire avec une latence CAS faible est plus rapide que celle présentant une latence CAS élevée; plus la CL d'une mémoire est élevée (par exemple, CL5), plus elle est lente. C'est donc le rapport entre le temps d'accès de colonne et le temps de cycle d'horloge.La latence CAS 2 (CL2) offre une légère augmentation de performance par rapport à la latence CAS 3 (CL3). Cependant, un système ne sera pas nécessairement plus rapide si on opte pour une mémoire vive plus rapide. La vitesse d'un ordinateur étant basée sur celle de la 'liaison la plus lente', on ne peut doper un système en y ajoutant de la mémoire plus rapide que celle dont dispose déjà le système. En conclusion, plus le temps de latence est faible, meilleures sont les performances.
  • Латентность (англ. CAS Latency, CL; жарг. тайминг) — временна́я задержка сигнала при работе динамической оперативной памяти со страничной организацией (в частности, SDRAM). В просторечии эти временны́е задержки называют — тайминги и для краткости записывают в виде трех чисел, по порядку: CAS Latency, RAS to CAS Delay и RAS Precharge Time. Они могут принимать значения от 2 до 16. От них в значительной степени зависит пропускная способность участка «процессор-память» и задержки чтения данных из памяти и, как следствие, быстродействие системы. Мера таймингов — такт шины памяти. Таким образом, каждая цифра в формуле 2-2-2 означает задержку сигнала для обработки, измеряемая в тактах шины памяти. Если указывается только одна цифра (например, CL2), то подразумевается только первый параметр, то есть CAS Latency. Иногда формула таймингов для памяти может состоять из четырёх цифр, например 2-2-2-6. Последний параметр называется «DRAM Cycle Time Tras/Trc» и характеризует быстродействие всей микросхемы памяти. Он определяет отношение интервала, в течение которого строка открыта для переноса данных (tRAS — RAS Active time), к периоду, в течение которого завершается полный цикл открытия и обновления ряда (tRC — Row Cycle time), также называемого циклом банка (Bank Cycle Time). Производители обычно снабжают свои чипы, на основе которых построена планка памяти, информацией о рекомендуемых значениях таймингов, для наиболее распространенных частот системной шины. Просмотреть эту информацию можно, например, программой CPU-Z. С точки зрения пользователя, информация о таймингах позволяет примерно оценить производительность оперативной памяти, до её покупки. Таймингам памяти поколения DDR (DDR, DDR2, DDR3) придавалось большое значение, поскольку кеш процессора был относительно мал и программы часто обращались к памяти. Таймингам памяти поколения DDR3 уделяется гораздо меньше внимания, поскольку современные процессоры (например AMD Bulldozer, Trinity и Intel Core i5, i7) имеют сравнительно большие L2-кэши и снабжены огромным L3-кэшем, что позволяет этим процессорам гораздо реже обращаться к памяти, а в некоторых случаях программа целиком помещается в кеш процессора.
  • Memory timings or RAM timings measure the performance of DRAM memory using four parameters: CL, TRCD, TRP, and TRAS in units of clock cycles; they are commonly written as four numbers separated with dashes, e.g. 7-8-8-24. The fourth (tRAS) is often omitted, and a fifth, the Command rate, sometimes added (normally 2T or 1T - also 2N, 1N). These parameters specify the latencies (time delays) that affect speed of random access memory. Lower numbers usually imply faster performance. What determines absolute system performance is actual latency time, usually measured in nanoseconds. When translating memory timings into actual latency, it is important to note that they are in units of clock cycles, which for double data rate memory is half the speed of the commonly quoted transfer rate. For example, DDR3-2000 memory has a 1000 MHz clock frequency, which yields a 1 ns clock cycle. With this 1 ns clock, CL=7 gives an absolute latency of 7 ns. Faster DDR3-2666 (with a 1333 MHz clock, or ~0.75 ns per cycle), even with a longer CL=9, gives a shorter absolute latency of ~6.75 ns. Modern DIMMs include a Serial Presence Detect (SPD) ROM chip that contains recommended memory timings for automatic configuration. The BIOS on a PC may allow the user to make adjustments in an effort to increase performance (with possible risk of decreased stability) or, in some cases, to increase stability (by using suggested timings). Note: Memory bandwidth measures the throughput of memory, and is closely related to memory timings. It is possible for advances in bandwidth technology to have an undesirable impact on latency. For example, DDR memory has been superseded by DDR2, and yet DDR2 has significantly higher latency at the same clock frequencies. However, DDR2 can be clocked faster, decreasing its cycle time. Now DDR2 has been superseded by DDR3 and DDR4, and the trend of a higher latency coupled with a higher clock speed has continued. Increasing memory bandwidth, even while increasing memory latency, can improve the performance of a computer system with multiple processors, and also systems with processors that have multiple execution threads. Higher bandwidth will also boost performance of integrated graphics that have no dedicated video memory.
http://purl.org/voc/vrank#hasRank
is Link from a Wikipage to another Wikipage of
is Wikipage redirect of
is Wikipage disambiguates of
is foaf:primaryTopic of
Faceted Search & Find service v1.17_git21 as of Mar 09 2019


Alternative Linked Data Documents: iSPARQL | ODE     Content Formats:       RDF       ODATA       Microdata      About   
This material is Open Knowledge   W3C Semantic Web Technology [RDF Data] Valid XHTML + RDFa
OpenLink Virtuoso version 07.20.3230 as of May 1 2019, on Linux (x86_64-generic-linux-glibc25), Single-Server Edition (61 GB total memory)
Data on this page belongs to its respective rights holders.
Virtuoso Faceted Browser Copyright © 2009-2019 OpenLink Software