About: Back-side bus     Goto   Sponge   NotDistinct   Permalink

An Entity of Type : yago:WikicatComputerBuses, within Data Space : dbpedia.org associated with source document(s)

In personal computer microprocessor architecture, a back-side bus (BSB), or backside bus, is a computer bus used to connect the CPU to CPU cache memory, usually L2. If a design utilizes it along with a front-side bus (FSB), it is said to use a dual-bus architecture, or in Intel's terminology Dual Independent Bus (DIB) architecture.

AttributesValues
rdf:type
rdfs:label
  • Back-side bus
  • Bus trasero
  • Back side bus
  • Backside bus
  • 後端匯流排
rdfs:comment
  • In personal computer microprocessor architecture, a back-side bus (BSB), or backside bus, is a computer bus used to connect the CPU to CPU cache memory, usually L2. If a design utilizes it along with a front-side bus (FSB), it is said to use a dual-bus architecture, or in Intel's terminology Dual Independent Bus (DIB) architecture.
  • En las computadoras personales de la segunda mitad de la década de 1990, el Back Side Bus (BSB, literalmente “bus trasero”, en contraposición al frontal o FSB) se refiere a la conexión entre un microprocesador y su memoria cache externa, en particular y comúnmente la de segundo nivel o L2 (en inglés, Level 2). Dado que el concepto de BSB vino a complementar al de FSB, las computadoras modernas utilizan una “arquitectura de bus dual” o, en la nomenclatura de Intel, Dual Independent Bus (DIB)..
  • Backside bus é o barramento rápido que conecta o núcleo do processador ao cache L2 nos processadores que o têm embutido.
  • 后端总线(BSB,Back Side Bus):带有L2和L3缓存(Cache)的计算机中,负责中央处理器和外部缓存(经常为第二级缓存)之间的数据传递的数据通道。后端总线传输速率总是高于前端总线。用于处理缓存数据的后端总线实际上是以CPU时钟速度运行。在在90年代中期,后端总线曾是保持数据移动的重要路径。Intel公司的Pentium II和Pentium Pro都使用所谓的芯片外缓存,与保存在传统内存中的数据相比,这类缓存将经常使用的数据靠近(在访问数据所需的距离和时间上)主处理单元保存。连线将CPU连接到第二级(L2)缓存资源并以CPU时钟速度在CPU与L2缓存之间交换数据。AMD公司此后也开始采用同样的战略。
  • Back side bus (BSB) — шина кэш-памяти второго уровня в процессорах с двойной независимой шиной (англ. DIB — dual independed bus). Для связи с контроллером памяти предназначена FSB (front side bus), работающая в качестве магистрального канала между процессором и чипсетом. К процессорам, имеющим архитектуру DIB, относятся:
sameAs
dct:subject
Wikipage page ID
Wikipage revision ID
Link from a Wikipage to another Wikipage
foaf:depiction
  • External Image
foaf:isPrimaryTopicOf
thumbnail
prov:wasDerivedFrom
has abstract
  • In personal computer microprocessor architecture, a back-side bus (BSB), or backside bus, is a computer bus used to connect the CPU to CPU cache memory, usually L2. If a design utilizes it along with a front-side bus (FSB), it is said to use a dual-bus architecture, or in Intel's terminology Dual Independent Bus (DIB) architecture.
  • En las computadoras personales de la segunda mitad de la década de 1990, el Back Side Bus (BSB, literalmente “bus trasero”, en contraposición al frontal o FSB) se refiere a la conexión entre un microprocesador y su memoria cache externa, en particular y comúnmente la de segundo nivel o L2 (en inglés, Level 2). Dado que el concepto de BSB vino a complementar al de FSB, las computadoras modernas utilizan una “arquitectura de bus dual” o, en la nomenclatura de Intel, Dual Independent Bus (DIB)..
  • Back side bus (BSB) — шина кэш-памяти второго уровня в процессорах с двойной независимой шиной (англ. DIB — dual independed bus). Для связи с контроллером памяти предназначена FSB (front side bus), работающая в качестве магистрального канала между процессором и чипсетом. К процессорам, имеющим архитектуру DIB, относятся: * Intel Pentium Pro — 64-битная BSB; * Intel Pentium II — 64-битная BSB (внешний кэш L2); * Intel Pentium III — 64 бит + 8 бит ECC (внешний кэш L2) или 256 бит + 32 бит ECC; * Intel Pentium 4 — 256 бит + 32 бит ECC; * Intel Core — 256 бит + 32 бит ECC; * AMD Athlon — 64 бит + 8 бит ECC: * AMD Athlon 64 — 128 бит + 16 бит ECC (у процессоров семейства K8 контроллер памяти встроен в процессор, связь с чипсетом осуществляется по шине HyperTransport); * и др.
  • Backside bus é o barramento rápido que conecta o núcleo do processador ao cache L2 nos processadores que o têm embutido.
  • 后端总线(BSB,Back Side Bus):带有L2和L3缓存(Cache)的计算机中,负责中央处理器和外部缓存(经常为第二级缓存)之间的数据传递的数据通道。后端总线传输速率总是高于前端总线。用于处理缓存数据的后端总线实际上是以CPU时钟速度运行。在在90年代中期,后端总线曾是保持数据移动的重要路径。Intel公司的Pentium II和Pentium Pro都使用所谓的芯片外缓存,与保存在传统内存中的数据相比,这类缓存将经常使用的数据靠近(在访问数据所需的距离和时间上)主处理单元保存。连线将CPU连接到第二级(L2)缓存资源并以CPU时钟速度在CPU与L2缓存之间交换数据。AMD公司此后也开始采用同样的战略。
http://purl.org/voc/vrank#hasRank
http://purl.org/li...ics/gold/hypernym
is Link from a Wikipage to another Wikipage of
is Wikipage redirect of
is Wikipage disambiguates of
is foaf:primaryTopic of
Faceted Search & Find service v1.17_git39 as of Aug 09 2019


Alternative Linked Data Documents: PivotViewer | iSPARQL | ODE     Content Formats:       RDF       ODATA       Microdata      About   
This material is Open Knowledge   W3C Semantic Web Technology [RDF Data] Valid XHTML + RDFa
OpenLink Virtuoso version 07.20.3232 as of Aug 9 2019, on Linux (x86_64-generic-linux-glibc25), Single-Server Edition (61 GB total memory)
Data on this page belongs to its respective rights holders.
Virtuoso Faceted Browser Copyright © 2009-2020 OpenLink Software