@prefix dbpprop: .
@prefix dbpedia: .
dbpprop:supportedPlatforms dbpedia:PA-RISC .
dbpedia:Linux dbpprop:supportedPlatforms dbpedia:PA-RISC .
dbpedia:HP-UX dbpprop:supportedPlatforms dbpedia:PA-RISC .
dbpedia:NetBSD dbpprop:supportedPlatforms dbpedia:PA-RISC .
dbpedia:Mach-O dbpprop:containerFor dbpedia:PA-RISC .
dbpedia:NeXTSTEP dbpprop:supportedPlatforms dbpedia:PA-RISC .
dbpedia:PA-RISC dbpprop:name "PA-RISC (HP/PA)"@en .
@prefix foaf: .
@prefix ns3: .
dbpedia:PA-RISC foaf:page ns3:PA-RISC ;
dbpprop:reference ,
,
,
.
@prefix rdfs: .
dbpedia:PA-RISC rdfs:label "PA-RISC"@en ,
"PA-RISC"@ru ,
"PA-RISC"@fi ,
"PA-RISC"@it ,
"PA-RISC"@es ,
"PA-RISC"@de ,
"PA-RISC"@cs ,
"PA-RISC"@fr ,
"PA-RISC"@pt ,
"PA-RISC"@pl ,
"PA-RISC"@ja .
@prefix dbpedia-owl: .
dbpedia:PA-RISC dbpedia-owl:thumbnail ;
dbpprop:abstract "PA-RISC \u00E8 un'architettura di microprocessori sviluppata dalla Hewlett-Packard Systems & VLSI Technology Operation. Come indicato dal nome il processore implementa un'architettura RISC (Reduced Instruction Set Computing), le lettere PA indicano invece Precision Architecture. Spesso l'architettura viene indicata semplicemente come HP/PA for Hewlett Packard Precision Architecture. PA viene considerato da alcuni l'acronimo di Palo Alto, citt\u00E0 dove si trova la sede principale dell'HP. Verso la fine degli anni 80 l'HP produceva quattro famiglie di computer basate su processori CISC. La prima linea era chiamata Vectra Series ed era basata su processori Intel 80286. La seconda linea chiamata HP Series 300 utilizzava il processore Motorola 68000 (nel 1990 si aggiunse la serie HP Apollo 400 basata su Motorola 68000 quando HP acquis\u00EC la Apollo computer). L'altra serie era la linea 200 basata sul chip custom silicon on sapphire (SOS). I chip SOS furono utilizzati anche dalla linea HP 3000 a 16 bit. L'ultima linea era l'HP 9000 Series 500 (a 16 e 32 bit) basata sulle CPU FOCUS. HP decise si sviluppare l'architettura PA-RISC per muovere tutte le linee non intel su un'unica piattaforma basata sul chip RISC. I primo chip PA-RISC furono caratterizzati da un'architettura a 32 bit. Il chip venne utilizzato nella serie HP 3000 presentata verso la fine degli anni 80. Le macchine 930 e 950 comunemente erano conosciute con il nome Spectrum (spettro), il nome in codice utilizzato durante il loro sviluppo. Le macchine utilizzavano il sistema operativo MPE/iX. Poco dopo le macchine della serie HP 9000 furono aggiornate con i processori PA-RISC, le macchine utilizzano il sistema operativo HP-UX, una versione del sistema operativo UNIX di propriet\u00E0 HP. Altri sistemi disponibili per i chip PA-RISC sono Linux, OpenBSD, NetBSD, NEXTSTEP, e una versione di Windows NT che non fu messo in vendita. Una caratteristica interessante dei chip PA-RISC \u00E8 che generalmente questi chip non sono dotati di cache di secondo livello. Normalmente questi processori sono dotati di un'ampia cache di primo livello (a volte esterna) collegata al processore tramite un bus dedicato. Solo i PA-7100LC, PA-7300LC, PA-8800 e PA-8900 sono dotati di cache di secondo livello. Un'altra innovazione di questa architettura fu l'introduzione di istruzioni multimediali SIMD chiamate MAX. Questa estensione venne introdotta nel processore PA-7100LC. Il progetto venne aggiornato nel 1996 con la presentazione dell'architettura PA. RISC 2.0, un'architettura totalmente a 64 bit. Il primo processore di questa famiglia fu il PA-8000, un chip dotato di dieci unit\u00E0 funzionali e di pipeline aggressive. Un altro cambiamento fu la divisione della cache istruzioni in due cache una per le istruzioni completabili velocemente e la seconda per le istruzioni che richiedevano pi\u00F9 tempo. Il PA-8200 venne presentato nel 1997 e si differenziava dal PA-8000 per la presenza di un sistema di predizione delle diramazioni migliore, per un TLB veloce e per una cache pi\u00F9 ampia e rapida. Il PA-8500 incluse la cache nel processore, la cache era di 1.5 MB ed era di primo livello. Questa miglioria rese il processore molto veloce (per l'epoca). Venne aggiunto un bus ad alte prestazioni per la gestione della memoria DDR che forniva una banda teorica di picco di 2 GB/s. La tabella dei salti venne raddoppiata portandola a 2048 elementi e il Translation Lookaside Buffer venne portato da 120 a 160 elementi. L'8600 era in sostanza un 8500 a frequenza maggiore con una gestione della cache istruzione del tipo pseudo-LRU. L'8700 era in sostanza un 8600 a frequenza superiore con una cache di primo livello da 2.25 MB. Il processore inoltre introdusse la gestione pseudo-LRU della cache dati e la possibilit\u00E0 di precaricare i dati. Si noti che la relativa alta latenza della cache di primo livello poteva rappresentare un collo di bottiglia. Tuttavia l'elevata dimensione della cache compensava la sua elevata latenza. Il PA-8800 (nome in codice Mako) conteneva due processori indipendenti in un singolo chip. Ogni integrato formava un sistema SMP a due vie. Ogni processore aveva una cache di primo livello di 1.5 MB e supportava una cache di secondo livello opzionale da 32 MB su chip separati. Il bus di sistema fu rimpiazzato dal bus ZX1 da 6.4 GB/s un bus ad alte prestazioni che permetteva di sviluppare server con architetture per PA-RISC o Itanium con modifiche marginali. Il PA-8900 era simile al PA-8800 ma era dotato di una veloce cache L2 da 64 MB condivisa. Il core aveva subito miglioramenti marginali come una migliore gestione dei conflitti della cache e del rilevamento degli errori. Comunque non era un core 8800 rimpicciolito come inizialmente si era pensato. \u00C8 l'ultimo processore della famiglia PA-RISC. Il progetto della serie 8000 non ha subito modifiche radicali dall'PA 8000 in poi. Ogni generazione si \u00E8 concentrata sull'innalzamento della frequenza operativa e sull'integrazione di una cache di dimensioni maggiori. La modifica pi\u00F9 significativa \u00E8 stata l'introduzione di due core in un chip. Come per l'architettura MIPS anche l'architettura PA-RISC per le macchine server sta raggiungendo la fine della sua vita commerciale."@it ,
"PA-RISC eli HP/PA (Hewlett-Packard Precision Architecture) on Hewlett-Packardin UNIX-palvelimiaan ja -ty\u00F6asemakoneitaan varten kehitt\u00E4m\u00E4 RISC\u2013suoritinarkkitehtuuri. Se otettiin k\u00E4ytt\u00F6\u00F6n 1980-luvun loppupuolella, jota ennen HP-UX-koneet k\u00E4yttiv\u00E4t 68000-perheen suorittimia. Alkuper\u00E4inen PA-RISC-k\u00E4skykanta oli 32-bittinen, mutta se laajennettiin my\u00F6hemmin 64-bittiseksi. Nykyisin HP on siirtym\u00E4ss\u00E4 PA-RISCist\u00E4 IA-64:\u00E4\u00E4n, ja HP on ilmoittanut lopettavansa PA-RISC-pohjaisten koneiden myynnin vuoden 2008 lopussa. Viimeiseksi PA-RISC-suorittimeksi j\u00E4\u00E4 vuonna 2005 julkaistu PA-8900'. PA-RISC-prosessoreille on ollut tyypillist\u00E4 erikoinen v\u00E4limuistirakenne; joillain PA-RISC-prosessoreilla on ollut jopa megatavun kokoluokkaa olevia L1-v\u00E4limuisteja, muiden v\u00E4limuistitasojen puuttuessa kokonaan. Ennen Itaniumin tuloa PA-RISC-suorittimet olivat yleens\u00E4 maailman toiseksi nopeimpia suorittimia, h\u00E4viten vain Alpha-suorittimille."@fi ,
"PA-RISC to architektura mikroprocesor\u00F3w stworzona przez firmy Hewlett-Packard oraz VLSI Technology Operation. Jak wskazuje nazwa ta rodzina mikroprocesor\u00F3w nale\u017Cy do klasy RISC (Reduced Instruction Set Computing). Skr\u00F3t PA pochodzi od angielskich wyraz\u00F3w Precision Architecture. Rodzina tych mikroprocesor\u00F3w oznaczana jest tak\u017Ce nazw\u0105 HP/PA, co jest skr\u00F3tem od Hewlett Packard Precision Architecture. Niekt\u00F3rzy uwa\u017Caj\u0105, \u017Ce cz\u0119\u015B\u0107 PA jest skr\u00F3tem od nazwy miasta Palo Alto - siedziby HP."@pl ,
"PA-RISC je mikroprocesorov\u00E1 architektura vyvinut\u00E1 spole\u010Dnost\u00ED Hewlett-Packard pro pou\u017Eit\u00ED v serverech a integrovan\u00FDch kancel\u00E1\u0159sk\u00FDch syst\u00E9mech. Pou\u017E\u00EDv\u00E1 technologii RISC (Reduced Instruction Set Computing), PA v n\u00E1zvu ozna\u010Duje zkratku Precision Architecture (\u201Ep\u0159esn\u00E1 architektura\u201C). PA-RISC je tak\u00E9 zn\u00E1m pod n\u00E1zvem HP/PA (Hewlett Packard Precision Architecture). Koncem 80. let 20. stolet\u00ED sestavila firma HP \u010Dty\u0159i \u0159ady po\u010D\u00EDta\u010D\u016F pracuj\u00EDc\u00EDch na r\u016Fzn\u00FDch CISC procesorech. S\u00E9rie HP VECTRA, vyr\u00E1b\u011Bn\u00E1 od roku 1986, byla osazena procesory Intel i286. V\u0161echny ostatn\u00ED modely vyu\u017E\u00EDvaly CPU jin\u00E9ho v\u00FDrobce. Mezi nimi byly modely HP S\u00E9rie 200 a HP 9000 S\u00E9rie 300 zalo\u017Een\u00E9 na procesoru Motorola 68000. (Po p\u0159evzet\u00ED Apollo Computer v roce 1989 byla sestavena dal\u0161\u00ED s\u00E9rie zalo\u017Een\u00E1 na M68000 ozna\u010Dena HP Apollo 9000 S\u00E9rie 400). Nejbli\u017E\u0161\u00ED samostatn\u00E1 konstruk\u010Dn\u00ED \u0159ada byla s\u00E9rie HP 300, integrovan\u00FD multiu\u017Eivatelsk\u00FD po\u010D\u00EDta\u010D, kter\u00FD byl zalo\u017Een na Silicon on sapphire a opera\u010Dn\u00EDmu syst\u00E9mu Amigo/300. Tak\u00E9 prvn\u00ED konstruk\u010Dn\u00ED \u0159ada HP s\u00E9rie 3000 (1972) se zakl\u00E1dala na SoS a opera\u010Dn\u00EDm syst\u00E9mu MPE. Kone\u010Dn\u00E1 verze byl model HP 9000 S\u00E9rie 500 (1982), kter\u00FD byl pou\u017Eit u minipo\u010D\u00EDta\u010D\u016F, kter\u00FD vyu\u017E\u00EDval (16 a 32 - bitov\u00FD) FOCUS CPU vlastn\u00ED v\u00FDroby. V\u0161echny HP syst\u00E9my nepodporuj\u00EDc\u00ED procesory Intel byli d\u00EDky nov\u00E9mu PA-RISC-Procesoru v roce 1988 sjednoceny na stejn\u00FD design. Prvn\u00ED PA-RISC procesory byly 32-bitov\u00E9. Poprv\u00E9 byly pou\u017Eity koncem 80. let v nov\u00FDch \u0159ad\u00E1ch HP 3000, konkr\u00E9tn\u011B 930 a 950. Tyto stroje byly b\u011B\u017En\u011B zn\u00E1my pod n\u00E1zvem Spektrum, kter\u00FD dostaly ve v\u00FDvojov\u00FDch laborato\u0159\u00EDch. Pou\u017E\u00EDvaly opera\u010Dn\u00ED syst\u00E9m MPE/iX. Po\u010D\u00EDta\u010De HP 9000 byly tak\u00E9 upraveny na procesory PA-RISC a byl na nich pou\u017Eit HP UX, verze opera\u010Dn\u00EDho syst\u00E9mu UNIX. Mezi dal\u0161\u00ED opera\u010Dn\u00ED syst\u00E9my podporuj\u00EDc\u00ED procesory PA-RISC pat\u0159\u00ED Linux, OpenBSD, NetBSD, NeXTSTEP a nevydan\u00E1 verze Windows NT. Zaj\u00EDmavou vlastnost\u00ED \u0159ady PA-RISC je, \u017Ee v\u011Bt\u0161ina jeho generac\u00ED nem\u00E1 \u017E\u00E1dnou cache druh\u00E9 \u00FArovn\u011B (L2). M\u00EDsto toho je u\u017E\u00EDv\u00E1na velk\u00E1 cache prvn\u00ED \u00FArovn\u011B (L1). D\u0159\u00EDve se jednalo o odd\u011Blen\u00E9 \u010Dipy p\u0159ipojen\u00E9 ke sb\u011Brnici, nyn\u00ED b\u00FDv\u00E1 tato pam\u011B\u0165 integrov\u00E1na do procesoru. Pouze PA-7100LC a PA-7300LC m\u011Bly vyrovn\u00E1vac\u00ED pam\u011Bti druh\u00E9 \u00FArovn\u011B. Dal\u0161\u00ED inovace PA-RISC prob\u011Bhla p\u0159id\u00E1n\u00EDm vektorov\u00FDch instrukc\u00ED ve form\u011B MAX, kter\u00E9 byli poprv\u00E9 pou\u017Eity ve verzi PA-7100LC. V roce 1996 do\u0161lo k dal\u0161\u00EDmu vylep\u0161en\u00ED n\u00E1vrhu, nov\u00E1 architektura PA-RISC 2.0 byla ji\u017E pln\u011B 64-bitov\u00E1. Prvn\u00EDm produktem t\u00E9to \u0159ady byl PA-8000, kter\u00FD obsahoval deset funk\u010Dn\u00EDch jednotek a aktivn\u00ED proudov\u00FD syst\u00E9m zpracov\u00E1n\u00ED dat. Dal\u0161\u00ED zm\u011Bnou bylo rozd\u011Blen\u00ED cache pro instrukce na \u010D\u00E1sti podle toho, zda jednotliv\u00E9 instrukce po\u017Eaduj\u00ED dlouh\u00E9 nebo kr\u00E1tk\u00E9 \u010Dasy na dokon\u010Den\u00ED \u00FAlohy. Model PA-8500 obsahoval cache p\u0159\u00EDmo v hlavn\u00EDm \u010Dipu, jednalo se o 1,5 MB cache L1 (1. \u00FArovn\u011B), t\u00EDm do\u0161lo k velk\u00E9mu n\u00E1r\u016Fstu v\u00FDkonu. S uveden\u00EDm modelu do\u0161lo i k vylep\u0161en\u00ED Runway sb\u011Brnice o implementaci DDR, co\u017E umo\u017Enilo p\u0159istupovat do pam\u011Bti rychlost\u00ED a\u017E 2GB/s. Jeho BHT (branch history table) se zdvojn\u00E1sobila na velikost 2048 polo\u017Eek a TLB (translation lookaside buffer) se zv\u011Bt\u0161il ze 120 na 160 polo\u017Eek. Model PA-8600 je p\u0159etaktovan\u00E1 verze PA-8500 s mechanismem vyprazd\u0148ov\u00E1n\u00ED kvazi-LRU instruk\u010Dn\u00ED cache (quasi-LRU instruction cache eviction policy). Model PA-8700 je taktov\u00E1n je\u0161t\u011B rychleji ne\u017E verze PA-8600, od kter\u00E9 se li\u0161\u00ED pouze 2,25 MB L1 cache. Tak\u00E9 byla vylep\u0161en mechanismus vyprazd\u0148ov\u00E1n\u00ED kvazi-LRU instruk\u010Dn\u00ED cache a mechanismus p\u0159ed\u010Dasn\u00E9ho na\u010D\u00EDt\u00E1n\u00ED dat (data prefetch capability). Za zm\u00EDnku stoj\u00ED, \u017Ee pom\u011Brn\u011B vysok\u00E1 latence integrovan\u00E9 L1 cache (zp\u016Fsoben\u00E1 kompromisem vzhledem k jej\u00ED velikosti) m\u016F\u017Ee pon\u011Bkud limitovat v\u00FDkon. Nicm\u00E9n\u011B velikost cache v procesorech HP z\u016Fst\u00E1v\u00E1 ohromuj\u00EDc\u00ED. Dal\u0161\u00ED verze PA-8800 (k\u00F3dov\u00E9 ozna\u010Den\u00ED Mako) obsahoval 2 nez\u00E1visl\u00E9 mikroprocesory na jedin\u00E9m \u010Dipu, jednalo se tak o dvoucestn\u00FD SMP. Ka\u017Ed\u00FD procesor v PA-8800 m\u00E1 1,5 MB L1 cache, ale HP opou\u0161t\u00ED sv\u016Fj zvyk \u201Epouze L1 cache\u201C a p\u0159id\u00E1v\u00E1 tak\u00E9 32 MB L2 cache, kter\u00E1 je odd\u011Blena. Runway sb\u011Brnice byl nahrazen 6,4 GB/s sb\u011Brnic\u00ED Zx1, poskytuj\u00EDc\u00ED v\u011Bt\u0161\u00ED \u0161\u00ED\u0159ku p\u00E1sma a tak\u00E9 pou\u017Eit\u00ED velmi podobn\u00FDch serverov\u00FDch \u0159e\u0161en\u00ED pro PA-RISC a Itanium. Model PA-8900 obsahuje 64 MB rychlej\u0161\u00ED L2 cache, kter\u00E1 je sd\u00EDlen\u00E1 a dal\u0161\u00ED drobn\u00E1 vylep\u0161en\u00ED j\u00E1dra, jako je lep\u0161\u00ED detekci a oprava chyb cache. Jedn\u00E1 se o posledn\u00ED model v \u0159ad\u011B a nejedn\u00E1 se pouze o \u201Eposmrtnou k\u0159e\u010D\u201C PA-8800, jak se d\u0159\u00EDve prosl\u00FDchalo. N\u00E1vrh j\u00E1dra p\u0159edstaven\u00FD s verz\u00ED PA-8000 se od t\u00E9 doby p\u0159\u00EDli\u0161 nezm\u011Bnil; ka\u017Ed\u00E1 dal\u0161\u00ED generace se soust\u0159edila p\u0159edev\u0161\u00EDm na zv\u00FD\u0161en\u00ED frekvence a na integraci dal\u0161\u00EDch vylep\u0161en\u00ED (v\u011Bt\u0161\u00ED cache, dv\u011B j\u00E1dra\u2026). Vzhledem k architektu\u0159e MIPS, PA-RISC se bl\u00ED\u017E\u00ED ke konci sv\u00E9ho \u017Eivota, stejn\u011B jako procesory pro komer\u010Dn\u00ED UNIX."@cs ,
"PA-RISC est un microprocesseur utilis\u00E9 dans des stations de travail de la soci\u00E9t\u00E9 Hewlett-Packard. Son nom vient du type de l'architecture choisie : RISC, et PA d\u00E9signe \u00AB Precision-Architecture \u00BB. PA est \u00E9galement consid\u00E9r\u00E9 par certains comme d\u00E9signant Palo Alto, ville o\u00F9 se situe le si\u00E8ge de Hewlett-Packard. L'architecture PA-RISC est le r\u00E9sultat des recherches concernant le d\u00E9veloppement du premier processeur 32 bits au monde, le Focus. Cette architecture propose un jeu d'instruction complet permettant d'optimiser la gestion du pipeline lors de la compilation. On peut ainsi la consid\u00E9rer comme une premi\u00E8re approche du VLIW et, plus tard, de l'architecture EPIC propos\u00E9e dans l'Itanium d'Intel. Le PA-RISC fut le processeur destin\u00E9 \u00E0 remplacer les vieilles g\u00E9n\u00E9rations 16 bits sur les servers de la s\u00E9rie HP 3000 ainsi que les processeurs de type Motorola 680x0 sur les stations de travail et serveurs Unix d'HP. Il est dans la parfaite lign\u00E9e des processeurs RISC. Une des technologies utilis\u00E9e dans une version du PA-RISC, le PA-7100 et destin\u00E9e \u00E0 acc\u00E9l\u00E9rer les traitements pour les applications MultiMedia constitue une \u00E9bauche de ce que fera ensuite Intel avec sa technologie MMX."@fr ,
"PA-RISC\uFF08\u3074\u30FC\u3048\u30FC\u308A\u3059\u304F\uFF09\u306F\u3001\u30D2\u30E5\u30FC\u30EC\u30C3\u30C8\u30FB\u30D1\u30C3\u30AB\u30FC\u30C9\u793E (HP) \u306ESystems & VLSI Technology Operation\u304C\u958B\u767A\u3057\u305F\u30DE\u30A4\u30AF\u30ED\u30D7\u30ED\u30BB\u30C3\u30B5 \u30A2\u30FC\u30AD\u30C6\u30AF\u30C1\u30E3\u3067\u3042\u308B\u3002 \u305D\u306E\u540D\u524D\u306B\u3082\u542B\u307E\u308C\u3066\u3044\u308B\u3088\u3046\u306BRISC\u30A2\u30FC\u30AD\u30C6\u30AF\u30C1\u30E3\u306E\u5B9F\u88C5\u3067\u3042\u308A\u3001PA\u306FPrecision Architecture\uFF08\u6B63\u78BA\u306A\u8A2D\u8A08\uFF09\u306E\u7565\u3067\u3042\u308B\u3002\u307E\u305F\u3001HP/PA\u3064\u307E\u308AHewlett Packard Precision Architecture\u3068\u547C\u3070\u308C\u308B\u3053\u3068\u3082\u3042\u308B\u3002PA\u306FHP\u306E\u672C\u793E\u304C\u3042\u308B\u30D1\u30ED\u30A2\u30EB\u30C8\u306B\u3082\u95A2\u4FC2\u304C\u3042\u308B\u304B\u3082\u3057\u308C\u306A\u3044\u3002 1980\u5E74\u4EE3\u7D42\u76E4\u3001HP\u306FCISC\u306ECPU\u3092\u4F7F\u3063\u305F3\u3064\u306E\u30B3\u30F3\u30D4\u30E5\u30FC\u30BF\u30B7\u30EA\u30FC\u30BA\u3092\u88FD\u9020\u3057\u3066\u3044\u305F\u3002\u3072\u3068\u3064\u306FSilicon-on-sapphire (SOS) \u6280\u8853\u3092\u4F7F\u3063\u305FHP\u72EC\u81EA\u306ECPU\u3092\u30D9\u30FC\u30B9\u306B\u8A2D\u8A08\u3055\u308C\u305FUNIX\u30EF\u30FC\u30AF\u30B9\u30C6\u30FC\u30B7\u30E7\u30F3\u306EHP 9000\u3067\u3042\u308B\u3002\u3082\u3046\u3072\u3068\u3064\u306F\u3001\u30A2\u30DD\u30ED\u30B3\u30F3\u30D4\u30E5\u30FC\u30BF\u793E\u3092\u8CB7\u53CE\u3057\u305F\u969B\u306B\u5F97\u305F\u30E2\u30C8\u30ED\u30FC\u30E9\u306E68000\u30D5\u30A1\u30DF\u30EA\u3092\u4F7F\u3063\u305FUNIX\u30EF\u30FC\u30AF\u30B9\u30C6\u30FC\u30B7\u30E7\u30F3\u3002\u3055\u3089\u306BHP\u306E\u8A2D\u8A08\u3057\u305F16\u30D3\u30C3\u30C8CPU\u3092\u30D9\u30FC\u30B9\u3068\u3057\u305F\u30DF\u30CB\u30B3\u30F3\u30D4\u30E5\u30FC\u30BFHP3000\u30B7\u30EA\u30FC\u30BA\u304C\u3042\u3063\u305F\u3002HP\u306F\u3053\u308C\u3089\u306E\u30DE\u30B7\u30F3\u3092PA-RISC\u3092\u7528\u3044\u3066\u3072\u3068\u3064\u306ERISC CPU\u30D5\u30A1\u30DF\u30EA\u3092\u30D9\u30FC\u30B9\u3068\u3057\u305F\u30DE\u30B7\u30F3\u306B\u7D71\u5408\u3057\u3088\u3046\u3068\u3057\u3066\u3044\u305F\u3002"@ja ,
"PA-RISC \u00E9 uma arquitetura de microprocessador desenvolvida pela Hewlett-Packard. Como o nome indica, \u00E9 uma implementa\u00E7\u00E3o usando o design do RISC, sendo que a \"PA\" significa Precision Architecture (do ingl\u00EAs, arquitetura precisa). Esta arquitetura est\u00E1 prestes a ser descontinuada."@pt ,
"PA-RISC\u00A0\u2014 \u044D\u0442\u043E \u043C\u0438\u043A\u0440\u043E\u043F\u0440\u043E\u0446\u0435\u0441\u0441\u043E\u0440\u043D\u0430\u044F \u0430\u0440\u0445\u0438\u0442\u0435\u043A\u0442\u0443\u0440\u0430, \u0440\u0430\u0437\u0440\u0430\u0431\u043E\u0442\u0430\u043D\u043D\u0430\u044F \u043A\u043E\u043C\u043F\u0430\u043D\u0438\u0435\u0439 Hewlett-Packard. \u041A\u0430\u043A \u0441\u043B\u0435\u0434\u0443\u0435\u0442 \u0438\u0437 \u043D\u0430\u0437\u0432\u0430\u043D\u0438\u044F, \u044D\u0442\u043E RISC-\u0430\u0440\u0445\u0438\u0442\u0435\u043A\u0442\u0443\u0440\u0430; PA \u043E\u0437\u043D\u0430\u0447\u0430\u0435\u0442 Precision Architecture. \u0418\u043D\u043E\u0433\u0434\u0430 \u044D\u0442\u0430 \u0430\u0440\u0445\u0438\u0442\u0435\u043A\u0442\u0443\u0440\u0430 \u043D\u0430\u0437\u044B\u0432\u0430\u0435\u0442\u0441\u044F HP/PA (Hewlett Packard Precision Architecture). \u0410\u0440\u0445\u0438\u0442\u0435\u043A\u0442\u0443\u0440\u0430 \u0431\u044B\u043B\u0430 \u043F\u0440\u0435\u0434\u0441\u0442\u0430\u0432\u043B\u0435\u043D\u0430 26 \u0444\u0435\u0432\u0440\u0430\u043B\u044F 1986, \u0442\u043E\u0433\u0434\u0430 \u0431\u044B\u043B\u0438 \u0437\u0430\u043F\u0443\u0449\u0435\u043D\u044B \u043F\u0435\u0440\u0432\u044B\u0435 \u043C\u043E\u0434\u0435\u043B\u0438 HP 3000 Series 930 \u0438 HP 9000 Model 840. HP \u043F\u0440\u0435\u043A\u0440\u0430\u0442\u0438\u043B\u0430 \u043F\u0440\u043E\u0434\u0430\u0436\u0438 \u043C\u0430\u0448\u0438\u043D HP 9000, \u043E\u0441\u043D\u043E\u0432\u0430\u043D\u043D\u044B\u0445 \u043D\u0430 PA-RISC, \u0432 \u043A\u043E\u043D\u0446\u0435 2008. \u041F\u043E\u0434\u0434\u0435\u0440\u0436\u043A\u0430 \u0441\u0435\u0440\u0432\u0435\u0440\u043E\u0432 \u043D\u0430 \u043F\u0440\u043E\u0446\u0435\u0441\u0441\u043E\u0440\u0430\u0445 PA-RISC \u0431\u0443\u0434\u0435\u0442 \u043F\u0440\u043E\u0434\u043E\u043B\u0436\u0435\u043D\u0430 \u0434\u043E 2013. \u041F\u0440\u0435\u0434\u043F\u043E\u043B\u0430\u0433\u0430\u0435\u0442\u0441\u044F, \u0447\u0442\u043E \u043D\u043E\u0432\u044B\u0435 \u043C\u0430\u0448\u0438\u043D\u044B, \u043E\u0441\u043D\u043E\u0432\u0430\u043D\u043D\u044B\u0435 \u043D\u0430 Itanium, \u0441\u043C\u043E\u0433\u0443\u0442 \u0437\u0430\u043C\u0435\u043D\u0438\u0442\u044C PA-RISC."@ru ,
"PA-RISC is an instruction set architecture (ISA) developed by Hewlett-Packard. As the name implies, it is a reduced instruction set computer (RISC) architecture, where the PA stands for Precision Architecture. The design is also referred to as HP/PA for Hewlett Packard Precision Architecture. The architecture was introduced on 26 February 1986 when the HP 3000 Series 930 and HP 9000 Model 840 computers were launched featuring the first implementation, the TS1. PA-RISC has been succeeded by the Itanium (originally IA-64) ISA jointly developed by HP and Intel. HP stopped selling PA-RISC-based HP 9000 systems at the end of 2008 but will support servers running PA-RISC chips until 2013."@en ,
"PA-RISC es el nombre por el que se conoce una arquitectura de microprocesadores desarrollada por sistemas Hewlett-Packard y VLSI Technology Operation. Esta arquitectura se basa en el modelo RISC y en PA. Tambi\u00E9n se suelen referir a ella como la arquitectura HP/PA, Hewlett Packard Precision Architecture. PA se desarrolla en Palo Alto, donde se encuentra la central de HP. A finales de los 80, HP comenz\u00F3 a construir dos series de computadores, ambas basadas en CISC. Una de ellas es la serie HP 9000 de estaciones de trabajo Unix, basadas en el microprocesador Motorola 68000. La otra serie era la serie HP 3000 de minicomputadoras, basadas en un dise\u00F1o de CPU de HP de 16 bits. Los primeros PA-RISC fueron dispositivos de 32 bits. Se usaron por primera vez en las \u00FAltimas series de HP 3000, la 930 y la 950, com\u00FAnmente conocidos como sistemas Spectrum (nombre que le pusieron en los laboratorios de HP). Estas m\u00E1quinas corr\u00EDan sobre MPE/iX. La serie HP 9000 se actualiz\u00F3 tambi\u00E9n a la arquitectura PA-RISC reci\u00E9n creada, pero en esta serie se trabajaba sobre HP-UX. Otros sistemas operativos que se pueden usar sobre arquitecturas PA-RISC son Mach kernel, Linux, OpenBSD, NetBSD y FreeBSD entre otros. Una caracter\u00EDstica interesante de PA-RISC es que la mayor\u00EDa de sus microprocesadores no tiene cach\u00E9 L2. En su lugar se implementaba una cach\u00E9 L1 mayor, formada por chips separados conectados al microprocesador a trav\u00E9s de un bus (actualmente esta integrada en el propio chip). S\u00F3lo el modelo PA-7300LC tiene cach\u00E9 L2. Otra innovaci\u00F3n de esta arquitectura fue la adici\u00F3n de un repertorio de instrucci\u00F3n multimedia conocido como MAX e introducido por primera vez en el 7100LC. El dise\u00F1o fue actualizado en 1996 en la versi\u00F3n 2.0 de la arquitectura. La nueva versi\u00F3n era una arquitectura de 64 bits, implementada en la serie PA-8000 de HP. Contaba con 10 unidades funcionales y un nuevo sistema de segmentaci\u00F3n de cauce. Otro cambio que se introdujo fue la separaci\u00F3n de la cach\u00E9 de instrucciones en dos, dependiendo del tiempo de ejecuci\u00F3n de las instrucciones que iban a ir almacenadas en ellas. El PA-8200 fue lanzado por HP en 1997 y contaba con algunas mejoras sobre el PA-8000, como una mejora predicci\u00F3n en los saltos y cach\u00E9s m\u00E1s grandes, m\u00E1s r\u00E1pidas y con unos algoritmos de predicci\u00F3n m\u00E1s eficientes. El PA-8500 fue el primero en el cual se a\u00F1adi\u00F3 la cache al encapsulado del microprocesador. Contaba con 1.5 MB de cach\u00E9 L1, lo que le permiti\u00F3 conseguir una gran mejora en el rendimiento. Se actualiz\u00F3 el bus Runway con una implementaci\u00F3n basada en DDR, consiguiendo 2GB/s de ancho de banda entre microprocesador y memoria. La tabla de saltos aument\u00F3 el doble hasta alcanzar 2048 entradas y el buffer desde 120 a 160 entradas. El 8600 es b\u00E1sicamente igual al 8500 pero con una pol\u00EDtica semi-LRU para la cach\u00E9. El 8700 cuenta con una velocidad superior a la del 8600 y con una cach\u00E9 L1 de 2.25 MB. Tambi\u00E9n se a\u00F1adi\u00F3 capacidad de precaptaci\u00F3n de datos. PA-8800, Mako, cuenta con dos microprocesadores independientes en el mismo encapsulado (dual-core). Cada chip cuenta con SMP de 2 v\u00EDas, as\u00ED como 1.5 MB de cach\u00E9 L1, pero HP ha decidido a\u00F1adir 32 MB de cache L2 en chips separados. El bus Runway ha sido reemplazado por el bus Itanium2, capaz de mantener tasas de 6.4 Gb/s y mantener un expepcional ancho de banda. Despu\u00E9s del PA-8900, HP esperar retirar la arquitectura PA-RISC para sustituirla con la arquitectura Itanium. El n\u00FAcleo que se introdujo con el PA-8000 no ha cambiado de forma significativa hasta hoy; cada generaci\u00F3n posterior solo ha aumentado la velocidad de reloj y la capacidad de la cach\u00E9. Se ha mantenido el n\u00FAmero de 2 n\u00FAcleos en el mismo encapsulado."@es ,
"Parallel/Precision Architecture Reduced Instruction Set Computer (PA-RISC) ist eine Mikroprozessor-Architektur von Hewlett-Packard f\u00FCr den Einsatz im Server- und Workstationbereich. Wie aus dem Namen hervorgeht, handelt es sich um einen Prozessor der RISC-Bauart, das PA ist Abk\u00FCrzung f\u00FCr Precision Architecture. Er ist auch unter der Bezeichnung HP/PA f\u00FCr Hewlett Packard Precision Architecture bekannt. In den sp\u00E4ten 1980ern produzierte HP vier Modellreihen von Computern, alle arbeiteten mit verschiedenen CISC-Prozessoren. Die 1986 eingef\u00FChrte PC-kompatible HP Vectra-Baureihe basierte auf Intel-i286-Prozessoren. Alle anderen Modellreihen nutzten CPUs anderer Hersteller. Die HP Serie 200- (1981) und HP 9000 Serie 300- (1985) UNIX-Workstations basierten auf dem Motorola-68k-Design. (Eine zus\u00E4tzliche 68k-basierte Serie kam 1989 durch die \u00DCbernahme von Apollo hinzu, die sp\u00E4tere HP Apollo 9000 Serie 400). Die n\u00E4chste eigenst\u00E4ndige Baureihe war die Serie HP 300 (1978), integrierte Multi-User-Computer, die auf einem propriet\u00E4ren Silicon on Sapphire (SoS)-CPU-Design und dem Betriebssystem Amigo/300 beruhten. Auch die ersten Baureihen der HP Serie 3000-Modelle beruhten ebenfalls auf einem SoS-Design und dem MPE (Betriebssystem). Schlie\u00DFlich gab es die HP 9000 Serie 500-Minicomputer welche die von HP selbstentwickelte 32-Bit-FOCUS-CPU nutzten. Alle nicht Intel basierten HP-Systeme wurden ab 1988 mithilfe des neuen PA-RISC-Prozessors auf ein einheitliches Design konsolidiert. Die ersten Serien der PA-RISC-7000-Prozessoren waren auf eine Adressraum von 32 Bit ausgelegt und wurden ab M\u00E4rz 1986 zun\u00E4chst in der HP-3000-Serie bei den Modellen 930 und 950 und in der zur 930 baugleichen HP-9000 840s eingesetzt. Ein Merkmal der PA-RISC-Reihe ist, dass die meisten Generationen dieser CPUs keinen Level-2-Cache haben. Stattdessen werden gro\u00DFe Level-1-Caches verwendet, zun\u00E4chst als separate Chips \u00FCber einen Bus verbunden, sp\u00E4ter auf einem Chip integriert. Lediglich der PA-7100LC, der PA-7200 und der PA-7300LC besa\u00DFen einen L2-Cache. Eine weitere Innovation des PA-RISC-Designs waren die zus\u00E4tzlichen, sogenannten Multimedia-Instruktionen, welche zum ersten Mal mit dem PA-7100LC eingef\u00FChrt wurden. Ab dem PA-7200 wurde auch der externe MMC/SMC-Memorycontroller verwendet, er erm\u00F6glicht erstmals einen 36-Bit-Adressraum (bei K420 max 8 GB, sonst max. 32 GB Hauptspeicher), auf den auch die 32-Bit-Versionen von HP-UX ab Version 11.00 \u00FCber Memory Windows zugreifen k\u00F6nnen. Im Jahr 1994 wurde die bis heute g\u00FCltige PA-RISC-2.0-Spezifikation definiert, die eine Wortbreite von 64 Bit vorsieht und damit einen linearen Adressraum erm\u00F6glicht, der gr\u00F6\u00DFer als 4 GB ist. Weitere \u00C4nderungen betrafen die Pipeline-Architektur und die Aufteilung des Instruction-Caches in zwei Einheiten, eine f\u00FCr Befehle, die schnell abgearbeitet werden, eine f\u00FCr solche, die zeitintensiver sind. Der erste Vertreter des neuen Standards war der PA-8000. Die Produktion der PA-RISC-Prozessoren sollte urspr\u00FCnglich im Jahre 2004 enden, sie wurde aber wegen diverser Verz\u00F6gerungen bei der Itanium-Entwicklung ausgedehnt. Die Produktion neuer Systeme die auf der HP-PA-Prozessorarchitektur basieren endete zum 31. Dezember 2008. Als Nachfolger kommt die seit Ende der 1990er von HP zusammen mit Intel entwickelte IA-64-Architektur (Itanium) zum Einsatz. Die PA-RISC-Prozessoren werden unter anderem von NetBSD, OpenBSD oder Linux unterst\u00FCtzt. Seit der Ver\u00F6ffentlichung von Debian 3.0 (Woody) ist HPPA eine offiziell unterst\u00FCtzte Debian-Architektur, die aktuelle stabile Distribution von Debian-HPPA GNU/Linux ist die Version 5.0.2. Sie wurde am 27. Juni 2009 freigegeben. Auch Gentoo Linux unterst\u00FCtzt HPPA. Eine Ubuntu-Portierung existierte ebenfalls bis zur Release 9.04 (\"Jaunty\"). Ab der Release 9.10 wird es keine weitere Ubuntu-Unterst\u00FCtzung f\u00FCr PA-RISC-Prozessoren mehr geben. Allgemein ist es um die HPPA-Ports ruhig geworden. Siehe auch: RISC, Liste von Mikroprozessoren, Mikroprozessoren von Intel"@de ;
rdfs:comment "PA-RISC est un microprocesseur utilis\u00E9 dans des stations de travail de la soci\u00E9t\u00E9 Hewlett-Packard. Son nom vient du type de l'architecture choisie : RISC, et PA d\u00E9signe \u00AB Precision-Architecture \u00BB. PA est \u00E9galement consid\u00E9r\u00E9 par certains comme d\u00E9signant Palo Alto, ville o\u00F9 se situe le si\u00E8ge de Hewlett-Packard. L'architecture PA-RISC est le r\u00E9sultat des recherches concernant le d\u00E9veloppement du premier processeur 32 bits au monde, le Focus."@fr ,
"PA-RISC \u00E9 uma arquitetura de microprocessador desenvolvida pela Hewlett-Packard. Como o nome indica, \u00E9 uma implementa\u00E7\u00E3o usando o design do RISC, sendo que a \"PA\" significa Precision Architecture (do ingl\u00EAs, arquitetura precisa). Esta arquitetura est\u00E1 prestes a ser descontinuada."@pt ,
"PA-RISC je mikroprocesorov\u00E1 architektura vyvinut\u00E1 spole\u010Dnost\u00ED Hewlett-Packard pro pou\u017Eit\u00ED v serverech a integrovan\u00FDch kancel\u00E1\u0159sk\u00FDch syst\u00E9mech. Pou\u017E\u00EDv\u00E1 technologii RISC (Reduced Instruction Set Computing), PA v n\u00E1zvu ozna\u010Duje zkratku Precision Architecture (\u201Ep\u0159esn\u00E1 architektura\u201C). PA-RISC je tak\u00E9 zn\u00E1m pod n\u00E1zvem HP/PA (Hewlett Packard Precision Architecture). Koncem 80. let 20."@cs ,
"PA-RISC \u00E8 un'architettura di microprocessori sviluppata dalla Hewlett-Packard Systems & VLSI Technology Operation. Come indicato dal nome il processore implementa un'architettura RISC (Reduced Instruction Set Computing), le lettere PA indicano invece Precision Architecture. Spesso l'architettura viene indicata semplicemente come HP/PA for Hewlett Packard Precision Architecture. PA viene considerato da alcuni l'acronimo di Palo Alto, citt\u00E0 dove si trova la sede principale dell'HP."@it ,
"PA-RISC eli HP/PA (Hewlett-Packard Precision Architecture) on Hewlett-Packardin UNIX-palvelimiaan ja -ty\u00F6asemakoneitaan varten kehitt\u00E4m\u00E4 RISC\u2013suoritinarkkitehtuuri. Se otettiin k\u00E4ytt\u00F6\u00F6n 1980-luvun loppupuolella, jota ennen HP-UX-koneet k\u00E4yttiv\u00E4t 68000-perheen suorittimia. Alkuper\u00E4inen PA-RISC-k\u00E4skykanta oli 32-bittinen, mutta se laajennettiin my\u00F6hemmin 64-bittiseksi."@fi ,
"PA-RISC to architektura mikroprocesor\u00F3w stworzona przez firmy Hewlett-Packard oraz VLSI Technology Operation. Jak wskazuje nazwa ta rodzina mikroprocesor\u00F3w nale\u017Cy do klasy RISC (Reduced Instruction Set Computing). Skr\u00F3t PA pochodzi od angielskich wyraz\u00F3w Precision Architecture. Rodzina tych mikroprocesor\u00F3w oznaczana jest tak\u017Ce nazw\u0105 HP/PA, co jest skr\u00F3tem od Hewlett Packard Precision Architecture."@pl ,
"PA-RISC es el nombre por el que se conoce una arquitectura de microprocesadores desarrollada por sistemas Hewlett-Packard y VLSI Technology Operation. Esta arquitectura se basa en el modelo RISC y en PA. Tambi\u00E9n se suelen referir a ella como la arquitectura HP/PA, Hewlett Packard Precision Architecture. PA se desarrolla en Palo Alto, donde se encuentra la central de HP. A finales de los 80, HP comenz\u00F3 a construir dos series de computadores, ambas basadas en CISC."@es ,
"PA-RISC is an instruction set architecture (ISA) developed by Hewlett-Packard. As the name implies, it is a reduced instruction set computer (RISC) architecture, where the PA stands for Precision Architecture. The design is also referred to as HP/PA for Hewlett Packard Precision Architecture. The architecture was introduced on 26 February 1986 when the HP 3000 Series 930 and HP 9000 Model 840 computers were launched featuring the first implementation, the TS1."@en ,
"PA-RISC\u00A0\u2014 \u044D\u0442\u043E \u043C\u0438\u043A\u0440\u043E\u043F\u0440\u043E\u0446\u0435\u0441\u0441\u043E\u0440\u043D\u0430\u044F \u0430\u0440\u0445\u0438\u0442\u0435\u043A\u0442\u0443\u0440\u0430, \u0440\u0430\u0437\u0440\u0430\u0431\u043E\u0442\u0430\u043D\u043D\u0430\u044F \u043A\u043E\u043C\u043F\u0430\u043D\u0438\u0435\u0439 Hewlett-Packard. \u041A\u0430\u043A \u0441\u043B\u0435\u0434\u0443\u0435\u0442 \u0438\u0437 \u043D\u0430\u0437\u0432\u0430\u043D\u0438\u044F, \u044D\u0442\u043E RISC-\u0430\u0440\u0445\u0438\u0442\u0435\u043A\u0442\u0443\u0440\u0430; PA \u043E\u0437\u043D\u0430\u0447\u0430\u0435\u0442 Precision Architecture. \u0418\u043D\u043E\u0433\u0434\u0430 \u044D\u0442\u0430 \u0430\u0440\u0445\u0438\u0442\u0435\u043A\u0442\u0443\u0440\u0430 \u043D\u0430\u0437\u044B\u0432\u0430\u0435\u0442\u0441\u044F HP/PA (Hewlett Packard Precision Architecture)."@ru ,
""@ja ,
"Parallel/Precision Architecture Reduced Instruction Set Computer (PA-RISC) ist eine Mikroprozessor-Architektur von Hewlett-Packard f\u00FCr den Einsatz im Server- und Workstationbereich. Wie aus dem Namen hervorgeht, handelt es sich um einen Prozessor der RISC-Bauart, das PA ist Abk\u00FCrzung f\u00FCr Precision Architecture. Er ist auch unter der Bezeichnung HP/PA f\u00FCr Hewlett Packard Precision Architecture bekannt."@de ;
foaf:depiction .
@prefix skos: .
@prefix ns7: .
dbpedia:PA-RISC skos:subject ns7:Instruction_set_architectures ,
ns7:HP_microprocessors ,
.
@prefix ns8: .
dbpedia:PA-RISC dbpprop:wikiPageUsesTemplate ns8:infobox_cpu_architecture ;
dbpprop:open "No"@en ;
dbpprop:bits "64-bit (32\u219264)"@en ;
dbpprop:gpr "32 64-bit"@en ;
dbpprop:fpr "32 64-bit"@en ;
dbpprop:introduced "1986 (1996 PA-RISC 2.0)"@en ;
dbpprop:branching "Compare and branch"@en ;
dbpprop:endianness "Big"@en ;
dbpprop:extensions dbpedia:Multimedia_Acceleration_eXtensions ;
dbpprop:version 2 ;
dbpprop:designer dbpedia:Hewlett-Packard ;
dbpprop:design "RISC"@en ;
dbpprop:encoding "Fixed"@en .
dbpedia:HP_PA-RISC dbpprop:redirect dbpedia:PA-RISC .
dbpedia:PA-RISC_family dbpprop:redirect dbpedia:PA-RISC .
dbpedia:HPPA dbpprop:redirect dbpedia:PA-RISC .
dbpedia:HP-PA dbpprop:redirect dbpedia:PA-RISC .
@prefix ns9: .
ns9:PA dbpprop:redirect dbpedia:PA-RISC .
dbpedia:Precision_Architecture dbpprop:redirect dbpedia:PA-RISC .
dbpedia:Hewlett_Packard_Precision_Architecture dbpprop:redirect dbpedia:PA-RISC .
dbpedia:PARISC dbpprop:redirect dbpedia:PA-RISC .